公开(公告)号：CN103201844A

公开(公告)日：2013-07-10

申请号：CN201180053705.4

申请日：2011-07-26

Applicant: 住友电气工业株式会社

Inventor： 八重樫诚司 ,  木山诚 ,  横山满德 ,  井上和孝 ,  冈田政也 ,  齐藤雄

IPC: H01L29/80 ,  H01L21/336 ,  H01L21/338 ,  H01L27/095 ,  H01L29/12 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L29/7802 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/2003 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/66712 ,  H01L29/7788 ,  H01L29/7789

Abstract: 本发明涉及半导体装置及其制造方法，其在开口部具有通道的纵向半导体装置中，可提高高频特性。其特征在于，具有n型GaN类漂移层（4）、p型GaN类势垒层（6）、n型GaN类接触层（7），开口部（28）从表层到n型GaN类漂移层内，其结构具有包含覆盖该开口部配置的电子移动层（22）和电子供给层（26）的再生长层（27）、源极（S）、漏极（D）和位于在生长成上栅极（G），可视为以源极为一方电极，以漏极为另一方的电极而构成电容，具有降低该电容的容量的容量降低结构。