-
公开(公告)号：CN1224092C
公开(公告)日：2005-10-19
申请号：CN01808741.8
申请日：2001-04-26
Applicant: 东京毅力科创株式会社
IPC: H01L21/768
CPC classification number: H01L21/76835 , H01L21/02126 , H01L21/02134 , H01L21/02164 , H01L21/0217 , H01L21/022 , H01L21/3124 , H01L21/31633 , H01L21/76808 , H01L21/7681 , H01L21/76811 , H01L21/76813 , H01L21/76829 , H01L21/76834 , H01L21/76897 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 一种制造半导体器件的方法，包括以下步骤：在第一绝缘膜上淀积第二绝缘膜，在第二绝缘膜中形成图形以在其中形成一个开口，以及利用第二绝缘膜作为一个蚀刻掩模来蚀刻第一绝缘膜，其中，将一低介电膜用作第二绝缘膜。
-
公开(公告)号：CN111727490B
公开(公告)日：2024-07-09
申请号：CN201980013826.2
申请日：2019-02-28
Applicant: 东京毅力科创株式会社
IPC: H01L21/027 , H01L21/768 , H01L21/324 , H01L21/02 , H01L21/3065 , H01L21/311
Abstract: 提供了一种工艺，其中，形成了图案化层、中间层以及要根据该图案化层的图案来蚀刻的第一层。该中间层可以是可以通过基于热的去除工艺来去除的热分解层。在蚀刻该第一层之后，使用基于热的去除工艺可以允许在不改变该第一层的情况下从衬底去除该中间层。在一个实施例中，该第一层可以是记忆层，并且该工艺可以是多重图案化工艺。
-
公开(公告)号：CN111863704B
公开(公告)日：2023-02-28
申请号：CN202010326105.1
申请日：2020-04-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/762
Abstract: 本文中描述的是一种接合以及/或者剥离基底的方法。在一个实施方案中，要被接合的基底的表面中的至少一个包括氧化物。在一个实施方案中，两个基底的表面均包括氧化物。然后，可以利用湿蚀刻通过蚀刻掉已经接合的层来剥离基底。在一个实施方案中，利用熔接工艺来接合两个基底，至少一个基底具有硅氧化物表面。在一种示例性蚀刻中，利用稀氢氟酸(DHF)蚀刻来蚀刻接合的硅氧化物表面，从而允许剥离两个接合的基底。在另一个实施方案中，硅氧化物可以是低密度硅氧化物。在一个实施方案中，两个基底都可以具有可以被熔接在一起的低密度硅氧化物的表面层。
-
公开(公告)号：CN111863704A
公开(公告)日：2020-10-30
申请号：CN202010326105.1
申请日：2020-04-23
Applicant: 东京毅力科创株式会社
IPC: H01L21/762
Abstract: 本文中描述的是一种接合以及/或者剥离基底的方法。在一个实施方案中，要被接合的基底的表面中的至少一个包括氧化物。在一个实施方案中，两个基底的表面均包括氧化物。然后，可以利用湿蚀刻通过蚀刻掉已经接合的层来剥离基底。在一个实施方案中，利用熔接工艺来接合两个基底，至少一个基底具有硅氧化物表面。在一种示例性蚀刻中，利用稀氢氟酸(DHF)蚀刻来蚀刻接合的硅氧化物表面，从而允许剥离两个接合的基底。在另一个实施方案中，硅氧化物可以是低密度硅氧化物。在一个实施方案中，两个基底都可以具有可以被熔接在一起的低密度硅氧化物的表面层。
-
公开(公告)号：CN111710643A
公开(公告)日：2020-09-25
申请号：CN202010193451.7
申请日：2020-03-18
Applicant: 东京毅力科创株式会社
IPC: H01L21/768
Abstract: 用于完全自对准通孔(FSAV)过程中使用多种材料的半导体后段(BEOL)互连的系统和方法的实施方式。在实施方式中，方法包括接收具有形成在基板的表面上的图案化结构的基板。方法还可以包括在图案化结构的第一区域中沉积第一互连材料。这样的方法还可以包括在图案化结构的第二区域中沉积第二互连材料，其中，第一互连材料不同于第二互连材料，并且其中，第一区域和第二区域包括图案化结构的公共层。
-
Patent Agency Ranking
公开(公告)号：CN1976003A
公开(公告)日：2007-06-06
申请号：CN200610163000.9
申请日：2006-11-30
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/3105 , H01L21/311
CPC classification number: H01L21/76808 , H01L21/3105 , H01L21/31138 , H01L21/67051 , H01L21/67069 , H01L21/67109 , H01L21/67178 , H01L21/67207 , H01L21/76814 , H01L21/76826
Abstract: 本发明提供能够制造电气特性和可靠性优良的半导体装置的半导体装置的制造方法。半导体装置的制造方法包括：在形成于半导体基板上的被蚀刻膜的表面，形成具有规定的电路图案的蚀刻掩模的工序(步骤2)；经由所述蚀刻掩模蚀刻所述被蚀刻膜，在所述蚀刻膜上形成槽或孔的工序(步骤3)；至少包含利用含有臭氧的气体进行的处理，除去所述蚀刻掩模的工序(步骤4、5)；以及通过供给规定的恢复气体，使到所述除去工序为止的工序对所述被蚀刻膜所带来的损伤进行恢复的工序(步骤6)。
-
公开(公告)号：CN1305125C
公开(公告)日：2007-03-14
申请号：CN02810337.8
申请日：2002-07-23
Applicant: 东京毅力科创株式会社
Inventor： 前川薰
IPC: H01L21/768 , H01L21/3065
CPC classification number: H01L21/31144 , H01L21/0332 , H01L21/76811 , H01L21/76813
Abstract: 本发明提供一种制造工序少而效率高的半导体装置的制造方法。在具有使用双重镶嵌法的多层配线构造的半导体装置的制造方法中，实质上以第一硬质掩模膜作为掩模，除去第二层间绝缘膜，形成开口部分。进而，除去蚀刻抑制膜，然后除去第一层间绝缘膜，在第一层间绝缘膜上形成通道孔。
-
公开(公告)号：CN118974915A
公开(公告)日：2024-11-15
申请号：CN202380032854.5
申请日：2023-04-19
Applicant: 东京毅力科创株式会社
IPC: H01L23/00 , H01L23/544
Abstract: 一种用于制造形成半导体封装件的方法，包括在载体衬底中或上形成多个对准标记；基于多个对准标记将多个半导体晶粒定位并键合到载体衬底上；将该多个半导体晶粒进一步加工成重构晶片；以及使用激光源在界面处将重构晶片与载体衬底解耦。这些对准标记被插入在界面与激光源之间。
-
公开(公告)号：CN111727490A
公开(公告)日：2020-09-29
申请号：CN201980013826.2
申请日：2019-02-28
Applicant: 东京毅力科创株式会社
IPC: H01L21/027 , H01L21/768 , H01L21/324 , H01L21/02 , H01L21/3065 , H01L21/311
Abstract: 提供了一种工艺，其中，形成了图案化层、中间层以及要根据该图案化层的图案来蚀刻的第一层。该中间层可以是可以通过基于热的去除工艺来去除的热分解层。在蚀刻该第一层之后，使用基于热的去除工艺可以允许在不改变该第一层的情况下从衬底去除该中间层。在一个实施例中，该第一层可以是记忆层，并且该工艺可以是多重图案化工艺。
-
公开(公告)号：CN1976003B
公开(公告)日：2010-12-15
申请号：CN200610163000.9
申请日：2006-11-30
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/3105 , H01L21/311
CPC classification number: H01L21/76808 , H01L21/3105 , H01L21/31138 , H01L21/67051 , H01L21/67069 , H01L21/67109 , H01L21/67178 , H01L21/67207 , H01L21/76814 , H01L21/76826
Abstract: 本发明提供能够制造电气特性和可靠性优良的半导体装置的半导体装置的制造方法。半导体装置的制造方法包括：在形成于半导体基板上的被蚀刻膜的表面，形成具有规定的电路图案的蚀刻掩模的工序；经由所述蚀刻掩模蚀刻所述被蚀刻膜，在所述蚀刻膜上形成槽或孔的工序；至少包含利用含有臭氧的气体进行的处理，除去所述蚀刻掩模的工序；以及通过供给规定的恢复气体，使到所述除去工序为止的工序对所述被蚀刻膜所带来的损伤进行恢复的工序。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.02 seconds)
