-
公开(公告)号:CN102598215A
公开(公告)日:2012-07-18
申请号:CN201080050273.7
申请日:2010-11-25
申请人: 住友化学株式会社
发明人: 佐泽洋幸
IPC分类号: H01L21/20
CPC分类号: G03F9/7084 , G03F9/708 , H01L21/02381 , H01L21/02433 , H01L21/02439 , H01L21/02441 , H01L21/02458 , H01L21/02502 , H01L21/02521 , H01L21/0254 , H01L21/02642
摘要: 本发明提供半导体基板的制造方法,包括如下步骤:在基底基板上形成校准标记的步骤;形成校准标记的步骤之后,在基底基板上的包含校准标记的区域形成阻挡结晶生长的阻挡层的步骤;根据显示应该形成以校准标记的位置为基准的开口位置,在阻挡层中的未设置校准标记的区域,形成用于露出基板的开口的步骤,以及在开口内使半导体结晶生长的步骤。
-
公开(公告)号:CN101207016B
公开(公告)日:2012-04-25
申请号:CN200710199698.4
申请日:2007-12-17
申请人: S.O.I.TEC绝缘体上硅技术公司
IPC分类号: H01L29/15
CPC分类号: H01L29/155 , H01L21/0237 , H01L21/02439 , H01L21/0245 , H01L21/02507 , H01L21/0251 , H01L21/02532 , H01L29/165
摘要: 本发明涉及一种半导体异质结构,其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的顶部具有第二面内晶格常数且处于松弛状态的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠。本发明的目的在于提供一种上述类型的具有较小表面粗糙度的半导体异质结构。一种上述类型的异质结构实现了这一目的,其中上述的非渐变层为应变层,该应变层包括至少一个半导体材料的处于松弛状态并具有第三面内晶格常数的应变平滑层,其中该第三面内晶格常数介于第一晶格常数与第二晶格常数之间。
-
公开(公告)号:CN102171792A
公开(公告)日:2011-08-31
申请号:CN200980138964.X
申请日:2009-10-01
申请人: 住友化学株式会社
CPC分类号: H01L21/02642 , H01L21/0237 , H01L21/02439 , H01L21/02636 , H01L29/66742
摘要: 本发明涉及一种具有用于形成半导体器件的器件用薄膜、包围器件用薄膜且阻挡器件用薄膜的前体结晶生长的阻挡部、通过前体牺牲生长为结晶而形成的牺牲生长部的半导体器件用基板,其具备在器件用薄膜的周边被阻挡部隔开而设置的牺牲生长部和覆盖牺牲生长部的上部且露出器件用薄膜的上部的保护膜。保护膜可以是聚酰亚胺。
-
公开(公告)号:CN102067335A
公开(公告)日:2011-05-18
申请号:CN200880130738.2
申请日:2008-08-22
申请人: 晶能光电(江西)有限公司
CPC分类号: H01L21/0237 , H01L21/02439 , H01L21/02505 , H01L21/0254 , H01L33/0079 , H01L33/0095 , H01L33/44
摘要: 本发明的一个实施例提供一种用于制备InGaAlN发光半导体结构的方法。在制备过程期间,在基础衬底的表面上沉积至少一个单晶牺牲层,以形成复合衬底,其中所述单晶牺牲层与InGaAlN晶格匹配,且所述单晶层形成牺牲层。接着,在所述复合衬底上制备InGaAlN发光半导体结构。在所述复合衬底上制备的所述InGaAlN结构之后被转移至支持衬底上,以便形成垂直电极结构。转移所述InGaAlN结构包括利用化学刻蚀剂刻蚀单晶牺牲层。此外,所述InGaAlN和基础衬底耐化学刻蚀剂腐蚀。所述基础衬底在InGaAlN被转移之后可再生利用。
-
公开(公告)号:CN102016135A
公开(公告)日:2011-04-13
申请号:CN200980114398.9
申请日:2009-04-17
申请人: 住友电气工业株式会社
CPC分类号: C30B23/00 , C23C14/0617 , C23C14/28 , C30B25/00 , C30B25/02 , C30B28/12 , C30B28/14 , C30B29/36 , C30B29/38 , C30B29/403 , H01L21/02381 , H01L21/02439 , H01L21/02447 , H01L21/02458 , H01L21/02488 , H01L21/02507 , H01L21/02513 , H01L21/0254 , H01L21/02617 , Y10T428/24471
摘要: 本发明提供了制造裂纹数减少且具有高加工性的Si(1-v-w-x)CwAlxNv衬底的方法、制造外延晶片的方法、Si(1-v-w-x)CwAlxNv衬底、以及外延晶片。所述制造Si(1-v-w-x)CwAlxNv衬底(10a)的方法包括下列步骤:首先,准备Si衬底(11);然后,在低于550℃的温度下在所述Si衬底上生长Si(1-v-w-x)CwAlxNv层(0<v<1,0<w<1,0<x<1,且0<v+w+x<1)。
-
公开(公告)号:CN101997071A
公开(公告)日:2011-03-30
申请号:CN201010256572.8
申请日:2010-08-17
申请人: 三星电子株式会社
CPC分类号: H01L33/007 , H01L21/0237 , H01L21/02439 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L27/156 , H01L33/0079 , H01L33/12 , H01L33/20
摘要: 本发明涉及衬底结构及其制造方法。通过在缓冲层之下形成衬底的突出区域以及在缓冲层上形成半导体层而制造衬底结构,由此在除了在形成突出部的区域以外的区域将衬底与缓冲层分开。不与衬底接触的缓冲层上的半导体层具有独立特性,可以减少或防止位错或裂纹。
-
公开(公告)号:CN101981685A
公开(公告)日:2011-02-23
申请号:CN200880128188.0
申请日:2008-09-09
申请人: 阿米特·戈亚尔
发明人: 阿米特·戈亚尔
IPC分类号: H01L21/762 , H01L27/092
CPC分类号: H01L29/78603 , B82Y10/00 , H01L21/02425 , H01L21/02433 , H01L21/02439 , H01L21/02488 , H01L21/02521 , H01L21/02532 , H01L21/02568 , H01L21/02609 , H01L29/0665 , H01L29/0673 , H01L29/127 , H01L29/78651 , H01L29/78681 , H01L29/7869 , H01L31/0368 , H01L31/0687 , H01L31/182 , Y02E10/544 , Y02E10/546 , Y02P70/521
摘要: 公开了新型制品和制造新型制品的方法,得到柔性的、大面积的{100} 织构的、基于半导体的电子器件。所得到的制品在光伏器件、平板显示器、热光伏器件、铁电器件、发光二极管器件、计算机硬盘驱动器器件、基于磁阻的器件、基于光致发光的器件、非易失性存储器器件、介电器件、热电器件和量子点激光器件的领域中有潜在的应用。
-
公开(公告)号:CN101501819A
公开(公告)日:2009-08-05
申请号:CN200780029521.8
申请日:2007-07-19
申请人: 瑟雷姆技术公司
发明人: 诺贝特·皮茨 , 西蒙·法法德 , 约瑟夫·勒内·布鲁诺·瑞尔
IPC分类号: H01L21/20 , H01L21/3205 , H01L29/12 , H01L31/0256
CPC分类号: H01L33/0066 , H01L21/02381 , H01L21/02433 , H01L21/02439 , H01L21/02461 , H01L21/02463 , H01L21/02502 , H01L21/02521 , H01L21/02546 , H01L31/074 , Y02E10/50
摘要: 在斜切第IV族衬底上具有外延沉积的第III/V族化合物的电子和光电子器件及其制造方法。所述器件包括在Ge衬底上的AlAs成核层。所述第IV族衬底包含p-n结,在含As层的外延生长期间其特性的改变通过AlAs成核层得到最小化。所述AlAs成核层提供器件的改善的形态以及一种手段,以通过扩散As和/或P来控制p-n结位置接近第IV族衬底表面和通过最小化第IV族元素的扩散来控制p-n结位置接近第III/V族结构的底部。
-
公开(公告)号:CN100492589C
公开(公告)日:2009-05-27
申请号:CN200480014590.8
申请日:2004-05-27
申请人: S.O.I探测硅绝缘技术公司
IPC分类号: H01L21/20 , H01L21/762
CPC分类号: H01L21/187 , B81C1/00365 , B81C2201/0191 , C30B25/183 , H01L21/0237 , H01L21/0243 , H01L21/02439 , H01L21/0245 , H01L21/02513 , H01L21/02658 , H01L21/02664 , H01L21/76254
摘要: 本发明涉及一种用于晶体生长的支撑件,其包括一成核层(2)、一多晶或多孔缓冲层(4)及一支撑层(6)。
-
公开(公告)号:CN101414553A
公开(公告)日:2009-04-22
申请号:CN200810165776.3
申请日:2008-09-23
IPC分类号: H01L21/02 , H01L21/20 , H01L21/336 , H01L29/06 , H01L29/78
CPC分类号: H01L21/76224 , H01L21/02381 , H01L21/0243 , H01L21/02439 , H01L21/02494 , H01L21/02521 , H01L21/02573 , H01L21/02587 , H01L21/02656 , H01L21/761 , H01L21/764 , H01L21/82 , H01L21/8222
摘要: 本发明提供一种半导体晶片及其制造方法。以往超结结构晶片的制造方法需要沿半导体晶片的厚度方向多阶段地形成外延层的工序和离子注入工序,工序数量多。pn接合面呈波形,耗尽层难以均匀扩展。在利用倾斜离子注入形成一部分柱状半导体层的方法中,为了使杂质分布在晶片垂直方向上均匀,需要向沟槽下方也注入,存在无效区域增多的问题。本发明在半导体衬底上至少交替进行三次以上n型外延层的形成和蚀刻以及p型外延层的形成和蚀刻,从而用外延层形成所有半导体层。能将各半导体层的宽度形成得较窄,故在要求的耐压相同时,可提高各半导体层的杂质浓度,降低晶片的电阻值。通过最后在残留的空间部中埋入绝缘层,能避免在外延层的接合面产生不良。
-
-
-
-
-
-
-
-
-