-
公开(公告)号：CN113471288B
公开(公告)日：2024-06-14
申请号：CN202110548134.7
申请日：2021-05-19
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L21/762
Abstract: 本发明涉及一种全耗尽绝缘体上硅衬底、晶体管及其制备方法、用途。全耗尽绝缘体上硅衬底的制备方法：在背衬硅层上形成氧化硅层；进行光刻和蚀刻，使氧化硅形成多条沟槽，并且沟槽贯穿氧化硅层且深入背衬硅层中，使背衬硅层的表面被分隔成多个硅线条，氧化硅层被分隔成多个氧化硅线条；形成硅顶层，硅顶层填充沟槽并覆盖氧化硅线条；减薄硅顶层；在硅顶层表面涂布光刻胶，图形化，以使覆盖氧化硅线条以及相邻氧化硅线条间隔区域的硅顶层表面曝露；进行氧注入；之后退火，以形成氧化硅隔离层。本发明制作的衬底能减小寄生电容，提高运行速度；还能降低漏电，具有更低的功耗；还能消除闩锁效应；还能抑制衬底脉冲电流干扰；同时引入应变。
-
公开(公告)号：CN118173144A
公开(公告)日：2024-06-11
申请号：CN202410346643.5
申请日：2024-03-25
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请公开了一种实现同或逻辑运算的电路及系统，可应用于集成电路设计技术领域，该电路包括：第一存储单元以及第二存储单元；所述第一存储单元和所述第二存储单元串联；所述第一存储单元的输入电压和所述第二存储单元的输入电压互补。如此，利用两个晶体管栅极电压互补的存储单元串联来实现同或逻辑运算，从而只需要一条位线连接，两个存储单元初始化时也不需要独立写入，进而降低了电路的复杂度，提高了同或逻辑运算的电路的初始化效率。
-
公开(公告)号：CN114361012B
公开(公告)日：2024-05-31
申请号：CN202111678019.8
申请日：2021-12-31
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L21/027 , H01L21/033 , H01L21/311
Abstract: 本发明提供了一种半导体器件及其制作方法，通过第二光阻层和硬掩膜层共同作为掩膜以对待刻蚀层进行刻蚀，相较于仅仅通过第二光阻层为掩膜来刻蚀待刻蚀层的方式，本发明能够得到线宽尺寸更小的第二沟槽。本发明优化了半导体器件的制作方法，实现半导体器件中更微小尺寸的组成结构的制备。
-
-
公开(公告)号：CN113589642B
公开(公告)日：2024-02-27
申请号：CN202110757830.9
申请日：2021-07-05
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明能够提供集成电路开路缺陷预测的方法、装置、计算机设备及介质，该方法可包括如下步骤。对集成电路设计版图包含的光刻图形进行光学邻近效应矫正，以得到第一仿真图形。基于刻蚀第一仿真图形的过程对第一仿真图形进行修正，以得到第二仿真图形。基于化学机械平坦化处理第二仿真图形的过程对第二仿真图形进行修正，以得到第三仿真图形。通过对第三仿真图形包含的目标线条图形进行分段划分的方式确定多个图形片段。根据所有图形片段的形貌特征预测目标线条图形是否存在开路缺陷。本发明结合了光学邻近效应、刻蚀、化学机械平坦化等多种工艺的涨落因素，实现一种抗工艺涨落的(56)对比文件Rakesh Kumar Kuncha等."OPCverification considering CMP inducedtopography"《.PROCEEDINGS OF SPIE》.2015,第9661卷第1-7页.
-
Patent Agency Ranking
公开(公告)号：CN117560007A
公开(公告)日：2024-02-13
申请号：CN202311502740.0
申请日：2023-11-10
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种逐次逼近型模数转换器，涉及电路技术领域。本申请实施例公开的一种逐次逼近型模数转换器包括：采样电路、电容型数模转换器、电压比较器和逐次逼近逻辑电路；电压比较器的输入端分别连接采样电路和电容型数模转换器，电压比较器的输出端连接逐次逼近逻辑电路，逐次逼近逻辑电路的输出端连接电容型数模转换器的输入端。由于逐次逼近逻辑电路是先从数字控制码的中位信号向高位信号进行高位部分逐次逼近，再从数字控制码的中位信号向低位信号进行低位部分逐次逼近，来得到数字量化结果，所以可以减少单次量化过程中的电压比较器工作次数，并避免高比特位电容在每次量化过程中都需要进行充放电，从而可以有效降低能量损耗。
-
公开(公告)号：CN117560003A
公开(公告)日：2024-02-13
申请号：CN202311661672.2
申请日：2023-12-05
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 一种比较器失调校准装置及模数转换器。所述比较器失调校准装置校准逻辑控制单元、校准DAC单元及比较器控制单元；其中：所述校准逻辑控制单元，与待校准比较器连接，用于在所述待校准比较器失调时，生成校准码并存储；所述校准DAC单元，与所述逻辑控制单元连接，用于获取所述逻辑控制单元生成的校准码，并基于所述校准码产生校准信号，利用所述校准信号对所述待校准比较器进行校准；所述比较器控制单元，与所述校准逻辑控制单元连接，用于实时检测是否满足预设校准结束条件，并在满足所述预设校准结束条件时，生成检测结果信号，以关闭所述比较器校准装置。采用上述方案，可以降低校准功耗。
-
公开(公告)号：CN114326339B
公开(公告)日：2024-02-02
申请号：CN202210033157.9
申请日：2022-01-12
Applicant: 锐立平芯微电子(广州)有限责任公司 , 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种提高透镜套刻精度的方法及装置，该方法包括：获取第一光罩图形，第一光罩图形用于在晶圆表面套刻生成预设图形；确定第一光罩图形中至少两条遮光条的遮光位置以及遮光间距；在至少两条遮光条的遮光间距内引入工艺增强辅助(dummy)图形和光学增强辅助(scattering bar)，生成第二光罩图形，第二光罩图形用于在晶圆表面套刻生成实际图形，以便光源通过投影透镜实现晶圆套刻，其中，dummy图形以及scattering bar用于减少光源对投影透镜的曝光，降低镜头受热。通过引入dummy图形和scattering bar的方式，可以有效减少光束对投影透镜造成的受热效应，提高投影透镜套刻精度。
-
公开(公告)号：CN117316960A
公开(公告)日：2023-12-29
申请号：CN202311442834.3
申请日：2023-11-01
Applicant: 广东省大湾区集成电路与系统应用研究院 , 锐立平芯微电子(广州)有限责任公司
IPC: H01L27/12 , H01L23/552 , H01L21/762
Abstract: 本申请公开了一种半导体器件及其制造方法，包括：提供半导体衬底，半导体衬底包括毗邻的第一区域和第二区域，刻蚀第一区域的半导体衬底，形成第一开口，在第一开口内依次填充第一材料和第二材料，刻蚀第二材料至少到达第一材料，在第一区域形成鳍通道，氧化第一材料形成氧化绝缘层，对第二区域进行掺杂，形成平面器件的源极和漏极。本申请通过在成本较低的半导体衬底的第一区域上刻蚀形成第一开口，而后在第一开口填充第一材料和第二材料，在第一区域形成SOI衬底，刻蚀第二材料，在第一区域形成鳍式场效应晶体管的鳍结构，在利用半导体衬底同时制造得到基于SOI衬底的鳍式场效应晶体管和基于半导体衬底的平面器件的基础上，降低了制造成本。
-
公开(公告)号：CN112765893B
公开(公告)日：2023-04-25
申请号：CN202110110769.9
申请日：2021-01-27
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/27 , G06N3/126 , G06F111/04
Abstract: 本发明公开了一种基于遗传算法的掩模侧壁角控制方法、系统、设备及介质，所述掩模侧壁角控制方法包括：在掩模主体图形边缘添加冗余图形；基于遗传算法调控所述冗余图形的添加方式，以确定目标冗余图形添加方式；其中，一组或多组所述目标冗余图形添加方式对应掩模侧壁角的角度。通过引入遗传算法，整个流程可快速，高效地确定一组、或几组目标冗余图形添加方式，其中，一组或多组所述目标冗余图形添加方式对应掩模侧壁角的角度，以实现对精细位置的侧壁角的角度的精准调节，满足光刻工程中特殊工艺对侧壁角的需求，仿真计算可以快速地挑选出比较符合要求的一组或几组冗余图形添加方式，节省人力、物力及财力。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.054 seconds)
