-
公开(公告)号：CN119315980A
公开(公告)日：2025-01-14
申请号：CN202310874256.4
申请日：2023-07-14
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本发明提供一种多数投票电路，将比较电路输出的控制信号输出端，分别与内循环电路的输入端、阈值检测电路的控制信号输入端和投票电路的控制信号输入端相连接，以使内循环电路能够将其所接收到的控制信号，转换为对应的第一时钟信号和第二时钟信号进行输出，且将第二时钟信号作为偏置电压输入至阈值检测电路的偏置电压输入端，以使阈值检测电路，能够依据其所接收到的偏置电压和第一时钟信号，来判断是否开启投票电路，进而无需采用额外的模拟电路，即可为阈值检测电路提供偏置电压，实现了输入信号幅值的检测，进一步降低了多数投票电路的面积和制造成本。
-
公开(公告)号：CN118116429A
公开(公告)日：2024-05-31
申请号：CN202311701862.2
申请日：2023-12-11
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/16
Abstract: 一种字线控制电路及磁随机存取存储器。所述字线控制电路包括：控制电路，适于接收读写使能信号及行译码信号，并生成逻辑相反的第一升压控制信号及第二升压控制信号；升压电路，适于在进行不同操作时，基于所述第一升压控制信号及第二升压控制信号，调整所述第一输出端及第二输出端的电压。以及电压选择电路，适于在进行写操作时，将写电压施加至相应字线上，并在所述第二输出端电压的控制下，使得连接至所述第二输出端的通路断开；在进行读操作时，将读电压施加至相应字线上，并在所述第一输出端电压的控制下，使得连接至所述第一输出端的通路断开。采用上述方案，可以避免影响数据正常写入并降低读操作功耗。
-
公开(公告)号：CN115758955A
公开(公告)日：2023-03-07
申请号：CN202211572504.1
申请日：2022-12-08
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/327 , G06F30/337
Abstract: 本发明涉及一种数字电路的整理方法、装置及设备，该方法包括：获取电路原理图对应的第一CDL电路网表；所述第一CDL电路网表中包含所述电路原理图的至少一个MOS管，以及该至少一个MOS管的连接关系数据；从所述第一CDL电路网表中，选取至少一个MOS管组合；所述MOS管组合由具有连接关系的MOS管组成；根据所述MOS管组合和所述电路原理图，生成目标电路原理图；所述目标电路原理图中包含所述电路原理图的各MOS管，且每个MOS管组合的各MOS管均位于该每个MOS管组合对应的区域。基于此，本申请实现了数字电路整理过程的自动化，使得本申请提高了处理数字电路的效率和准确率。
-
-
公开(公告)号：CN117560007A
公开(公告)日：2024-02-13
申请号：CN202311502740.0
申请日：2023-11-10
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 本申请实施例公开了一种逐次逼近型模数转换器，涉及电路技术领域。本申请实施例公开的一种逐次逼近型模数转换器包括：采样电路、电容型数模转换器、电压比较器和逐次逼近逻辑电路；电压比较器的输入端分别连接采样电路和电容型数模转换器，电压比较器的输出端连接逐次逼近逻辑电路，逐次逼近逻辑电路的输出端连接电容型数模转换器的输入端。由于逐次逼近逻辑电路是先从数字控制码的中位信号向高位信号进行高位部分逐次逼近，再从数字控制码的中位信号向低位信号进行低位部分逐次逼近，来得到数字量化结果，所以可以减少单次量化过程中的电压比较器工作次数，并避免高比特位电容在每次量化过程中都需要进行充放电，从而可以有效降低能量损耗。
-
Patent Agency Ranking
公开(公告)号：CN117560003A
公开(公告)日：2024-02-13
申请号：CN202311661672.2
申请日：2023-12-05
Applicant: 广东省大湾区集成电路与系统应用研究院
Abstract: 一种比较器失调校准装置及模数转换器。所述比较器失调校准装置校准逻辑控制单元、校准DAC单元及比较器控制单元；其中：所述校准逻辑控制单元，与待校准比较器连接，用于在所述待校准比较器失调时，生成校准码并存储；所述校准DAC单元，与所述逻辑控制单元连接，用于获取所述逻辑控制单元生成的校准码，并基于所述校准码产生校准信号，利用所述校准信号对所述待校准比较器进行校准；所述比较器控制单元，与所述校准逻辑控制单元连接，用于实时检测是否满足预设校准结束条件，并在满足所述预设校准结束条件时，生成检测结果信号，以关闭所述比较器校准装置。采用上述方案，可以降低校准功耗。
-
公开(公告)号：CN115865091A
公开(公告)日：2023-03-28
申请号：CN202211562524.0
申请日：2022-12-07
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: H03M1/12 , H03K17/687
Abstract: 本申请公开了一种栅压自举开关电路，包括：采样模块，用于基于第一时钟信号、第二时钟信号以及电源电压，控制第一节点的电压，基于所述第一节点的电压，对输入端接入的输入信号进行电压采样；采样开关模块，用于基于所述第一节点的电压以及所述第二时钟信号，控制所述输入端与输出端的导通状态；所述采样开关模块包括采样开关管；其中，所述采样开关管关断时，所述采样开关模块关断，所述输入端与所述输出端断路，所述采样开关管的衬底与接地端通路；所述采样开关管导通时，所述采样开关模块导通，所述输入端与所述输出端通路，所述采样开关管的衬底与接地端断路。本申请技术方案解决了采样开关管的衬偏效应导致的信号失真问题，提高了开关精度。
-
公开(公告)号：CN115798542A
公开(公告)日：2023-03-14
申请号：CN202211537611.0
申请日：2022-12-02
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G11C11/412 , G11C11/417
Abstract: 本申请公开了一种静态随机存取存储器及其存储单元，该存储单元包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关管的第二端连接第四开关的第二端；若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。实现了输入数据的多点存储，在一定程度上防止存储单元受到粒子轰击或者外界影响时丢失数据，提高存储单元存储数据的正确性。
-
公开(公告)号：CN115718711A
公开(公告)日：2023-02-28
申请号：CN202211520529.7
申请日：2022-11-30
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F13/30
Abstract: 本申请提供了一种DMA数据传输的系统和方法，该系统包括：仲裁器、数据通道模块、寄存器和控制列表模块；仲裁器接收外部设备发送的数据传输请求，构建两级或多级缓存区，将数据传输请求存储到缓存区中；仲裁器从缓存区中获取数据传输请求，为数据传输请求分配对应的数据通道；寄存器接收外部设备发送的配置信息，将配置信息发送给控制列表模块；控制列表模块根据配置信息，生成控制信号，将控制信号发送给数据通道模块；数据通道模块根据控制信号获取DMA数据，将DMA数据通过数据通道进行传输。本申请中，仲裁器在仲裁请求之前，构建缓存区，用于存放接收的数据传输请求，减少数据通道一次传输后的等待时间，提高了DMA数据的传输速率。
-
公开(公告)号：CN114254581A
公开(公告)日：2022-03-29
申请号：CN202111562650.1
申请日：2021-12-20
Applicant: 广东省大湾区集成电路与系统应用研究院
IPC: G06F30/392
Abstract: 本申请提供一种基于半导体的版图压缩方法及装置，利用扫描矩形从当前版图的第一侧开始移动，在扫描的过程中确定是否存在与扫描矩形有交集的目标图形，当扫描到栅极图形时，调整当前栅极图形与上一个栅极图形之间的栅间距为固定值，当扫描到孔图形时，移动孔图形，直至孔图形和栅极图形产生交集时停止，当扫描到金属层图形时，移动与孔图形连接的金属层图形，使得压缩前后的金属层图形和孔图形的一一对应。由此可见，本申请实施例利用扫描矩形确定芯片版图中的目标图形，对不同的目标图形进行不同的处理，保证栅极、孔和金属层之间的拓扑连接关系不变压缩版图，简化芯片版图在压缩过程中的复杂性，可以快速压缩版图，提升版图压缩的效率。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.046 seconds)
