公开(公告)号：CN100468679C

公开(公告)日：2009-03-11

申请号：CN200610084766.8

申请日：2006-05-17

Applicant: 富士通微电子株式会社

Inventor： 桥见一生 ,  佐藤豪一

IPC: H01L21/66 ,  H01L21/336 ,  H01L29/78 ,  H01L23/52

CPC classification number: H01L29/66545 ,  H01L21/32135 ,  H01L22/12 ,  H01L29/66681 ,  H01L29/7836 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种在不损伤硅衬底的情况下稳定且准确地评估半导体器件栅极下方的杂质分布的方法。依照该评估方法，通过使由热解作用产生的热解氢与半导体器件接触，而在不去除栅极绝缘膜的情况下，去除由含硅材料制成的栅极，该半导体器件包括半导体衬底、栅极绝缘膜、栅极、源极以及漏极，其中，该栅极绝缘膜设置在该半导体衬底上，该栅极由含硅材料制成且设置在该栅极绝缘膜上，该源极和该漏极形成在该栅极两侧的半导体衬底上。此外，通过观测留在半导体衬底上的栅极绝缘膜的形状来评估栅极的加工形状，通过湿式工艺去除留在半导体衬底上的栅极绝缘膜，以及测量和评估栅极下方的杂质分布。

公开(公告)号：CN101154685A

公开(公告)日：2008-04-02

申请号：CN200710161225.5

申请日：2007-09-25

Applicant: 夏普株式会社

Inventor： 林敬司

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/26513 ,  H01L21/26586 ,  H01L29/4236 ,  H01L29/66621 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明提供一种高耐压晶体管及其制造方法，该高耐压晶体管具有：栅电极，设置于形成在半导体衬底上的沟槽上；分别从栅电极隔开预定的间隔在栅电极的两侧所形成的源极以及漏极；沿沟槽的源极侧的侧壁与沟槽的漏极侧的侧壁所形成的电场缓和层；在栅电极与源极之间、和栅电极与漏极之间形成的电场缓和层。

公开(公告)号：CN101154684A

公开(公告)日：2008-04-02

申请号：CN200710153117.3

申请日：2007-09-26

Applicant: 夏普株式会社

Inventor： 林敬司

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/26586 ,  H01L21/26513 ,  H01L29/4236 ,  H01L29/66553 ,  H01L29/66621 ,  H01L29/7834 ,  H01L29/7836

Abstract: 一种可防止电涌电压/电流破坏栅极氧化膜的高耐压晶体管，其具备：栅极电极，设置在半导体基板上形成的沟槽中；源极和漏极，在栅极电极的两侧，分别与栅极电极空出规定间隔来形成；电场缓和层，沿沟槽在源极侧的侧壁与沟槽在漏极侧的侧壁形成；以及电场缓和层，形成于栅极电极与源极之间、和栅极电极与漏极之间。

公开(公告)号：CN1905210A

公开(公告)日：2007-01-31

申请号：CN200610092696.0

申请日：2006-06-16

Applicant: 爱特梅尔(德国)有限公司

Inventor： 穆吉塔巴·朱达基

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/6659 ,  H01L29/7836

Abstract: 场效应晶体管，具有：栅极氧化物，在该栅极氧化物上面形成的多晶硅层，和至少一个多晶硅间隔层，其中，该栅极氧化物在该多晶硅层下面呈现第一区内的第一厚度和在至少一个间隔层下面呈现第二区内的第二厚度，其中该第二区内的栅极氧化物的第二厚度比第一区内的栅极氧化物的第一厚度减小。

公开(公告)号：CN1716550A

公开(公告)日：2006-01-04

申请号：CN200410025738.X

申请日：2004-06-28

Applicant: 中芯国际集成电路制造(上海)有限公司

Inventor： 陈军 ,  李若加

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L29/7836 ,  H01L29/42368 ,  H01L29/6659

Abstract: 一种高电压半导体器件。该器件具有一个包含表面区域的衬底。该衬底具有一个在衬底内部的阱区以及一个在阱区内部的双扩散漏极区。一个栅电介质层覆盖在表面区域之上。一个栅多晶硅层覆盖在栅电介质层之上。一个掩模层覆盖在栅多晶硅层之上。器件还具有一个在栅多晶硅层内部形成的栅电极。该栅电极具有一个第一预定宽度和一个第一预定厚度。优选地，栅电极具有在第一预定宽度之间形成的第一侧面和第二侧面。栅电极耦合到阱区内部的双扩散漏极区。优选地，第一侧面具有在栅电介质层之上的下角以及在掩模层之下的上角，并且第二侧面具有在栅电介质层之上的下角以及在掩模层之下的上角。在栅电极的第一侧面上的下角处形成由多晶硅形成的第一绝缘区域。该第一绝缘区域从第一侧面向栅电极内部的第一预选区域延伸。在栅电极的第二侧面上的下角处形成由多晶硅形成的第二绝缘区域。第二绝缘区域从第二侧面向栅电极内部的第二预选区域延伸。在第一预选区域和第二预选区域之间形成第二预定宽度。第二预定宽度基本由多晶硅构成。优选地，以20伏特以上的电压表征高电压器件具有的高电压半导体器件击穿电压。

公开(公告)号：CN1624930A

公开(公告)日：2005-06-08

申请号：CN200410086119.1

申请日：2004-10-19

Applicant: 国际商业机器公司

Inventor： 小西里尔·卡伯拉尔 ,  欧麦·H·多库玛斯 ,  奥莱格·格鲁斯切科夫

IPC: H01L29/772 ,  H01L27/092 ,  H01L27/12 ,  H01L21/336 ,  H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/28194 ,  H01L21/28202 ,  H01L29/51 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7836

Abstract: 本发明涉及一种场效应晶体管(FET)，包括该FET的集成电路(IC)芯片和制造这种FET的方法。该FET具有一个器件沟道、一个位于器件沟道上方的栅极以及一个位于薄沟道的所述每一端处的掺杂的源极/漏极延伸部分。一部分低电阻材料层(例如硅化物层)设置在源极/漏极延伸部分上。在掺杂延伸部分上的部分侧向直接与掺杂的源极/漏极延伸部分相接触。栅极上的任何低电阻材料层与源极/漏极延伸部分上的低电阻材料部分隔离开。

公开(公告)号：CN1135634C

公开(公告)日：2004-01-21

申请号：CN98108029.4

申请日：1998-04-28

Applicant: 三星电子株式会社

Inventor： 金贤植 ,  申宪宗 ,  李受哲

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/6659 ,  H01L29/1083 ,  H01L29/6656 ,  H01L29/7833 ,  H01L29/7836 ,  Y10S257/90

Abstract: 一种可抑制伴随元件的微小化而产生的短沟道效应的高速/高性能金属氧化物晶体管及其制造方法，该金属氧化物晶体管包括半导体衬底、栅绝缘膜、栅电极、氧化膜、第一隔离区、第二隔离区、第一掺杂层、第二掺杂层、第三掺杂层、以及第四掺杂层。

公开(公告)号：CN1106044C

公开(公告)日：2003-04-16

申请号：CN96114100.X

申请日：1996-12-30

Applicant: 现代电子产业株式会社

Inventor： 郑在宽 ,  朴根雨

IPC: H01L29/78

CPC classification number: H01L29/0692 ,  H01L21/76895 ,  H01L27/0259 ,  H01L27/0266 ,  H01L27/0288 ,  H01L29/7836 ,  Y10S438/965

Abstract: 一种抗静电电路的薄膜晶体管包括：形成于硅衬底上的阱；形成于阱内、用于电极间的电隔离的绝缘层；及分别位于绝缘层间的各低浓度杂质扩散区；形成于一个低浓度杂质扩散区中的第一高浓度杂质扩散区；形成于另一低浓度杂质扩散区中的第二高浓度杂质扩散区；形成于绝缘层和低浓度杂质扩散层上的层间绝缘层；及形成于低浓度杂质扩散区和层间绝缘层上的金属栅极。上述第一高浓度杂质扩散区和第二高浓度杂质扩散区中至少一个从有源区的外边缘向内与有源区重叠。

公开(公告)号：CN1041471C

公开(公告)日：1998-12-30

申请号：CN95115080.4

申请日：1995-07-25

Applicant: 现代电子产业株式会社

Inventor： 赵炳珍

IPC: H01L27/105 ,  H01L21/8232 ,  H01L21/336

CPC classification number: H01L29/66484 ,  H01L21/28114 ,  H01L21/32134 ,  H01L29/42376 ,  H01L29/6659 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明的半导体器件是这样形成的：形成T形栅极；在T形栅极两侧下方的潜挖部位形成与T形栅极性耦合的辅助栅极；利用掺杂氧化膜在硅衬底中辅助栅极之下形成轻掺杂区；并形成连至轻掺杂区的重掺杂区。因此，本发明可形成高速集成电路器件所需的短沟道长度，并通过降低LDD结构的轻掺杂区的沟道电阻，大大提高器件的工作速度。

公开(公告)号：CN1123957A

公开(公告)日：1996-06-05

申请号：CN95115080.4

申请日：1995-07-25

Applicant: 现代电子产业株式会社

Inventor： 赵炳珍

IPC: H01L27/105 ,  H01L21/8232

CPC classification number: H01L29/66484 ,  H01L21/28114 ,  H01L21/32134 ,  H01L29/42376 ,  H01L29/6659 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明的半导体器件是这样形成的：形成T形栅极；在T形栅极两侧下方的潜挖部位形成与T形栅极容性耦合的辅助栅极；利用掺杂氧化膜在硅衬底中辅助栅极之下形成轻掺杂区；并形成连至轻掺杂区的重掺杂区。因此，本发明可形成高速集成电路器件所需的短沟道长度，并通过降低LDD结构的轻掺杂区的沟道电阻，大大提高器件的工作速度。