公开(公告)号：CN101120437A

公开(公告)日：2008-02-06

申请号：CN200680003184.0

申请日：2006-01-20

Applicant: 国立大学法人东北大学

Inventor： 大见忠弘 ,  寺本章伸 ,  后藤哲也 ,  河濑和雅

IPC: H01L21/318 ,  H01L29/78

CPC classification number: H01L21/28202 ,  H01L21/3144 ,  H01L21/3185 ,  H01L29/518 ,  Y10T428/265

Abstract: 一种电介质膜，通过使处于Si3≡N结合状态的N以3原子％以上的浓度存在于氧化膜的表面侧上，并以0.1原子％以下的浓度存在于界面侧上，可以同时达到防止B扩散和NBTI耐性劣化的目的。在使用Ar/N2游离基氮化的情况下，难以使处于上述结合状态的N浓度同时满足在表面侧达到3原子％以上，在界面侧达到0.1原子％以下，但通过对Xe/N2、Kr/N2、Ar/NH3、Xe/NH3、Kr/NH3、Ar/N2/H2、Xe/N2/H2、Kr/N2/H2的任意一种气体进行组合使用，可以实现上述的N浓度分布。

公开(公告)号：CN101032020A

公开(公告)日：2007-09-05

申请号：CN200580033312.1

申请日：2005-09-30

Applicant: 东京毅力科创株式会社 ,  国立大学法人东北大学

Inventor： 北川淳一 ,  尾崎成则 ,  寺本章伸 ,  大见忠弘

IPC: H01L21/8247 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792 ,  H01L21/318

CPC classification number: H01L29/792 ,  H01L21/28202 ,  H01L21/28273 ,  H01L29/513

Abstract: 提供利用栅绝缘膜中良好的氮浓度分布，得到优异电气特性(写入、消去特性)的半导体存储装置及其制造方法。本发明中第一实施方式的半导体装置的制造方法，是通过经由半导体基板与栅电极之间形成的绝缘膜进行电荷交接而动作的半导体存储装置的制造方法，包括将预先使用等离子体激励用气体稀释的氧氮化种导入等离子体处理装置内，由等离子体生成氧氮化种，在所述半导体基板上形成作为栅绝缘膜的氧氮化膜的工序，所述氧氮化种含有相对于导入所述等离子体处理装置内的全部气体量为0.00001～0.01％的NO气体。

公开(公告)号：CN103339733B

公开(公告)日：2017-02-15

申请号：CN201280006501.X

申请日：2012-01-23

Applicant: 国立大学法人东北大学 ,  东京毅力科创株式会社 ,  富士电机株式会社

Inventor： 寺本章伸 ,  神林宏 ,  上田博一 ,  两角友一朗 ,  原田豪繁 ,  长谷部一秀 ,  大见忠弘

IPC: H01L29/78 ,  H01L21/31 ,  H01L21/316 ,  H01L21/336 ,  H01L21/338 ,  H01L29/778 ,  H01L29/786 ,  H01L29/812

CPC classification number: H01L21/02274 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/0254 ,  H01L21/28264 ,  H01L23/564 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/42364 ,  H01L29/51 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的半导体器件的制造方法是具有构成半导体层的GaN（氮化镓）的半导体器件的制造方法，其包括栅极绝缘膜形成工序（F），在具有GaN的氮化物层上，使用微波等离子体，形成由SiO2膜和Al2O3膜构成的组之中的至少一种膜，使所形成的膜成为栅极绝缘膜的至少一部分。

公开(公告)号：CN103299405A

公开(公告)日：2013-09-11

申请号：CN201280004925.2

申请日：2012-01-23

Applicant: 先进动力设备技术研究协会 ,  国立大学法人东北大学

Inventor： 神林宏 ,  寺本章伸 ,  大见忠弘

IPC: H01L21/3065 ,  H01L21/20 ,  H01L21/306 ,  H01L21/338 ,  H01L29/778 ,  H01L29/78 ,  H01L29/786 ,  H01L29/812

CPC classification number: H01L21/30604 ,  H01L21/02057 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/02521 ,  H01L21/0254 ,  H01L21/02664 ,  H01L21/302 ,  H01L21/30621 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/66462 ,  H01L29/66522 ,  H01L29/7783 ,  H01L29/7827

Abstract: 提供一种用于制造氮化镓系半导体装置的半导体装置的制造方法，所述制造方法包括以下工序：第1半导体层形成工序，形成由氮化镓系半导体形成的第1半导体层；以及凹进部形成工序，使用溴系气体通过微波等离子工艺对第1半导体层的一部分进行干式蚀刻，从而形成凹进部。

公开(公告)号：CN102057483B

公开(公告)日：2013-09-11

申请号：CN200980121220.7

申请日：2009-05-22

Applicant: 国立大学法人东北大学 ,  财团法人国际科学振兴财团

Inventor： 大见忠弘 ,  须川成利 ,  今井纮 ,  寺本章伸

IPC: H01L23/12 ,  H01P3/08 ,  H05K3/46

CPC classification number: H05K1/0218 ,  H01L23/66 ,  H01L2223/6616 ,  H01L2223/6627 ,  H01L2223/6688 ,  H01L2924/0002 ,  H01L2924/19032 ,  H01L2924/3011 ,  H05K1/025 ,  H05K1/0265 ,  H05K3/4652 ,  H05K2201/0191 ,  H05K2201/0352 ,  H05K2201/0715 ,  H05K2201/096 ,  H05K2201/09618 ,  H05K2201/09727 ,  H05K2201/09972 ,  H01L2924/00

Abstract: 本发明提供一种多层配线基板。多层配线基板(100)具有：第一配线区域(101)，其中配线(103a)和绝缘层(104a，104b)交替地层叠；以及第二配线区域(102)，其中相对于第一配线区域(101)的绝缘层的厚度H1，绝缘层(104)的厚度H2是2倍以上，并且相对于配线宽度W1，配线(103b)的宽度W2为2倍以上。第一配线区域(101)和第二配线区域(102)被一体地形成在同一基板上。

公开(公告)号：CN101512774B

公开(公告)日：2013-01-09

申请号：CN200780031903.4

申请日：2007-06-21

Applicant: 国立大学法人东北大学 ,  财团法人国际科学振兴财团

Inventor： 大见忠弘 ,  寺本章伸 ,  程炜涛

IPC: H01L29/786

CPC classification number: H01L29/78654 ,  H01L29/78603 ,  H01L29/78648

Abstract: 本发明提供一种半导体装置，通过对支承SOI层的硅基板的杂质浓度进行调整，并控制在与SOI层相接的硅基板表面形成的嵌入绝缘层的厚度，可得到能够调整阈值的晶体管。

公开(公告)号：CN102741977A

公开(公告)日：2012-10-17

申请号：CN201180008182.1

申请日：2011-02-02

Applicant: 国立大学法人东北大学

Inventor： 大见忠弘 ,  寺本章伸 ,  诹访智之

IPC: H01L21/02 ,  C30B29/06 ,  C30B33/02 ,  H01L21/324 ,  H01L29/78

CPC classification number: H01L21/0201 ,  C30B29/06 ,  C30B33/02 ,  H01L21/324 ,  H01L21/67126 ,  H01L21/67757 ,  H01L29/34 ,  H01L29/66568 ,  H01L29/78

Abstract: 本发明为表面由单原子层的台阶形成有呈阶梯状的多个平台的硅晶片，在所述晶片中不存在滑移线。

公开(公告)号：CN101238566B

公开(公告)日：2012-05-09

申请号：CN200580051329.X

申请日：2005-08-18

Applicant: 爱德万测试株式会社 ,  国立大学法人东北大学

Inventor： 冈安俊幸 ,  须川成利 ,  寺本章伸

IPC: H01L21/66 ,  H01L21/822 ,  H01L27/04

CPC classification number: H01L23/544 ,  G01R31/31718 ,  G11C2029/4402 ,  H01L21/76254 ,  H01L22/14 ,  H01L2223/5444 ,  H01L2924/0002 ,  Y10T29/49004 ,  H01L2924/00

Abstract: 本发明提供电子器件的器件识别方法，是识别具有电子器件实际工作时工作的实际工作电路；以及设有多个测试用元件，在测试电子器件时工作的测试用电路的电子器件的器件识别方法；该方法具有：特性测量步骤，其测试多个测试用元件的电特性；识别信息存储步骤，其作为电子器件的识别信息存储各个测试用元件的电特性；识别信息取得步骤，其为了识别所需的电子器件，测量该电子器件中包含的多个测试用元件的电特性，取得该电子器件的识别信息；匹配步骤，其将识别信息取得步骤取得的前述识别信息与识别信息存储步骤存储的识别信息进行比较，当识别信息一致的情况下，判定为同一电子器件。

公开(公告)号：CN101322240B

公开(公告)日：2011-12-14

申请号：CN200680045389.5

申请日：2006-11-30

Applicant: 国立大学法人东北大学 ,  财团法人国际科学振兴财团

Inventor： 大见忠弘 ,  寺本章伸

IPC: H01L21/8238 ,  H01L27/08 ,  H01L27/092 ,  H01L29/786

CPC classification number: H01L27/1211 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/845 ,  H01L29/045 ,  H01L29/785 ,  H01L2029/7857

Abstract: 本发明提供一种半导体装置，为了使构成CMOS电路的p型MOS晶体管和n型MOS晶体管的动作速度实质上相同，对n型MOS晶体管采取在(100)面和(110)面双方都具有沟道区域的三维构造，对p型MOS晶体管采取仅在(110)面上具有沟道区域的平面构造。进而构成为使两个晶体管的沟道区域和栅极绝缘膜面积相等。由此，可以使栅极绝缘膜等的面积相等，并且，也可以使栅极容量相等。

公开(公告)号：CN102017161A

公开(公告)日：2011-04-13

申请号：CN200980115221.0

申请日：2009-04-10

Applicant: 国立大学法人东北大学 ,  财团法人国际科学振兴财团

Inventor： 大见忠弘 ,  寺本章伸 ,  黑田理人

IPC: H01L29/786 ,  H01L21/8238 ,  H01L27/08 ,  H01L27/092

CPC classification number: H01L27/1203 ,  H01L27/0883 ,  H01L27/092 ,  H01L29/045 ,  H01L29/458 ,  H01L29/78654 ,  H01L29/78696

Abstract: 在反型晶体管或本征型晶体管、以及半导体层的积累层电流控制型积累型晶体管中，由于杂质原子浓度的统计偏差，阈值电压的偏差在微细化世代变大，难以确保LSI的可靠性。可以得到通过控制半导体层的膜厚和杂质原子浓度而形成的大电流控制积累型晶体管，使得耗尽层的厚度大于半导体层的膜厚。例如，通过使半导体层的膜厚为100nm并且杂质浓度高于2×1017[cm-3]，阈值偏差的标准偏差可以小于电源电压的偏差。