一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法

    公开(公告)号:CN111208319A

    公开(公告)日:2020-05-29

    申请号:CN202010058945.4

    申请日:2020-01-19

    Abstract: 本发明公开了一种用于精确定位制备鳍式场效应晶体管针尖样品的制备方法,本发明通过对小尺寸鳍式场效应晶体管芯片进行预处理,根据预处理后样品芯片的两个相邻切割面的表面电路布局图得到的减薄表面和两个相邻切割面上Fin沟道位置和与其对应的栅极位置,对其位置进行定位标记,沉积切割保护层并根据其他定位标记在保护层上重新进行定位标记,并根据此标记进行切割处理,从而形成鳍式场效应晶体管针尖样品。相对于现有技术,本发明提出的制备方法能够对所需分析的结构进行精准定位,制得的针尖为器件垂直于硅基体表面部分,制样时间缩短且制备流程高效可靠。

    逐步逼近型模数转换装置的电容阵列校准方法和装置

    公开(公告)号:CN110535467A

    公开(公告)日:2019-12-03

    申请号:CN201910687426.1

    申请日:2019-07-26

    Abstract: 本发明涉及一种逐步逼近型模数转换装置的电容阵列校准方法和装置,其中电容阵列校准方法包括以下步骤:比较第一电容与第二电容,并输出比较值,第一电容为电容阵列中的被校准电容,第二电容的容值等于第一电容的容值的理想值;第一电容大于第二电容时,比较值为低电平,增大第二电容的值,对第二电容的容值进行补偿,并在补偿后再次比较第一电容与第二电容,直至比较值发生变化;第一电容小于第二电容时,比较值为高电平,增大第一电容的值,对第一电容的容值进行补偿,并在补偿后再次比较第一电容与第二电容,直至比较值发生变化;根据停止补偿时第一电容或第二电容的容值的变化量,判断第一电容是否失配,并确定第一电容的实际值。

    存储器及加固待存储数据的方法

    公开(公告)号:CN110489267A

    公开(公告)日:2019-11-22

    申请号:CN201910618491.9

    申请日:2019-07-10

    Abstract: 该发明涉及一种存储器及加固待存储数据的方法,其中所述存储器,包括:数据加固模块,用于加固待存储数据,包括:纠错检错单元,用于对待存储数据进行纠错检错编码和解码;校验码获取单元,连接到所述纠错检错单元,用于获取纠错检错编码的过程中用到的校验码;校验码复制单元,连接至所述校验码获取单元,用于复制所述校验码,使校验码的份数为3份;数据拆分重组单元,用于对数据进行拆分重组;数据拼接单元,连接至所述校验码复制单元,以及连接至所述数据拆分重组单元,用于将拆分重组后的数据与复制后的校验码拼接,获取存储用的加固数据。

    一种驱动电路、驱动方法及微反射镜阵列

    公开(公告)号:CN110347082A

    公开(公告)日:2019-10-18

    申请号:CN201910629209.7

    申请日:2019-07-12

    Abstract: 本发明公开了一种驱动电路,所述驱动电路包括逻辑控制单元、数模选择器、数模转换器、支路选择器和电压输出支路;所述电压输出支路与微反射镜连接;每个所述数模转换器连接有多个所述电压输出支路;所述数模选择器连接有多个所述数模转换器;所述支路选择器设置于所述逻辑控制单元和所述电压输出支路之间,所述支路选择器用于选通对应的电压输出支路工作;所述逻辑控制单元与所述数模选择器,所述逻辑控制单元还与所述电压输出模块连接。本发明还公开了一种驱动方法及微反射镜阵列。采用本发明,具有能够降低电路的功耗和面积,有利于降低IC的成本;以及实现微反射镜阵列的偏转角度连续可调和偏转姿势长时间保持的优点。

    改进的汉明码纠错方法
    66.
    发明公开

    公开(公告)号:CN110233629A

    公开(公告)日:2019-09-13

    申请号:CN201910426799.3

    申请日:2019-05-21

    Abstract: 本发明涉及一种改进的汉明码纠错方法,其中改进的汉明码纠错方法包括以下步骤:将待传输数据依次划分为4位一组的子数据;根据子数据生成4位第一校验码和4位第二校验码;将第一校验码和第二校验码插入到子数据中;将重组后的数据传输到校验码的接收端;在接收端,根据接受到的子数据和校验码的值生成检验状态码,用于检验传输的数据中存在的码位错误。

    一种用于Nanoprobe-FIB-TEM失效分析的多用途样品座及其应用

    公开(公告)号:CN110133019A

    公开(公告)日:2019-08-16

    申请号:CN201910339547.7

    申请日:2019-04-25

    Abstract: 本发明涉及一种用于Nanoprobe-FIB-TEM失效分析的多用途样品座,包括:半月形样品台为具有窗口的半圆形硅片,TEM薄片样品固定在该窗口上;基座包括本体、用于安装Nanoprobe样品的第一支柱和用于安装半月形样品台的第二支柱,第一支柱和第二支柱固定连接在本体上,本体具有第一基座贯通孔和第二基座贯通孔;卡座具有第一卡座贯通孔和第二卡座贯通孔;第一卡座贯通孔与第一基座贯通孔或第二基座贯通孔适配,第二卡座贯通孔与FIB样品卡座台适配。本发明还提供上述的多用途样品座的应用。根据本发明的多用途样品座,适用于Nanoprobe、FIB、TEM多仪器,免去了在不同仪器里频繁更换样品台的步骤。

    一种超低温下SRAM时序电路的温度自适应补偿电路

    公开(公告)号:CN109559773A

    公开(公告)日:2019-04-02

    申请号:CN201811406131.4

    申请日:2018-11-23

    Abstract: 本发明涉及一种超低温下SRAM时序电路的温度自适应补偿电路,其包括:一基准源,其提供一组基准电压;一温度检测模块,其提供一随温度变化的检测电压;一与所述基准源和温度检测模块连接的多路补偿码产生模块,其将所述一组基准电压分别与检测电压比较,并相应地产生一组温度补偿码;以及一连接在所述多路补偿码产生模块和一SRAM时序电路之间的时序补偿模块,其根据所述一组温度补偿码对所述SRAM时序电路进行时序补偿。本发明通过对SRAM芯片内部容易受到温度影响的时序电路进行自适应补偿,从而使得在SRAM芯片工作温度发生变化时,电路的时序可以及时做出动态调整,进而确保超低温高速工作情况下SRAM芯片工作的稳定性。

    用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路

    公开(公告)号:CN107947774A

    公开(公告)日:2018-04-20

    申请号:CN201711144435.3

    申请日:2017-11-17

    Abstract: 本发明提供一种用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路,其中该IGBT栅极驱动芯片包括低压侧窄脉冲产生模块、LDMOS电平移位模块和输出驱动模块,且该输出驱动模块的输出端通过一栅极电阻与一待驱动的IGBT的栅极相连,其特征在于,该噪声抑制电路包括:电压检测电路,其输入端接所述IGBT的栅极;下拉电路,其输入端接所述电压检测电路的输出端;RS触发器,其R端接所述下拉电路的第一输出端,S端接所述下拉电路的第二输出端,Q端接所述输出驱动模块的输入端。本发明利用dv/dt噪声和IGBT栅极电压之间存在的特定关系,通过检测IGBT栅极电压的变化区间实现对dv/dt噪声的滤除。

    剂量-能量优化注氧隔离技术制备图形化绝缘体上的硅材料

    公开(公告)号:CN1206725C

    公开(公告)日:2005-06-15

    申请号:CN02160742.7

    申请日:2002-12-27

    Abstract: 本发明公开了一种制备高质量图形化SOI材料的方法,依次包括在半导体衬底上生成掩模、离子注入和高温退火,其特征在于,(1)离子注入前在硅片上形成掩模以在体硅区域完全阻挡离子的注入;(2)离子注入时的能量范围是50~200 keV,相应的剂量范围是2.0×1017~7.0×1017cm-2,注入剂量和能量之间的优化关系的公式是D(1017cm-2)=(0.035±0.005)×E(keV);(3)离子注入后的高温退火的温度为1200~1375℃,退火的时间为1~24个小时,退火的气氛为氩气或氮气与氧气的混合气体,其中氧气的体积含量为0.5%~20%。采用本发明提供的方法所制备的图形化SOI材料具有平整度高,缺陷密度低,过渡区小等优点,适合于制造集成体硅和SOI电路的系统芯片。

Patent Agency Ranking