公开(公告)号：CN111725149B

公开(公告)日：2022-06-07

申请号：CN201911000927.4

申请日：2019-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 常永伟 ,  董业民 ,  刘艳 ,  吕凯

IPC: H01L23/31 ,  H01L21/768

Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。

公开(公告)号：CN111725149A

公开(公告)日：2020-09-29

申请号：CN201911000927.4

申请日：2019-10-21

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 常永伟 ,  董业民 ,  刘艳 ,  吕凯

IPC: H01L23/31 ,  H01L21/768

Abstract: 本发明涉及半导体技术领域，特别涉及一种柔性电子器件及其制备方法，包括：柔性基底和电子器件，所述电子器件包括衬底层和延伸层，所述延伸层设置在所述衬底层上；所述柔性基底设置在所述延伸层远离所述衬底层的表面上。在电子器件正面形成柔性基底，可避免器件减薄、转移、键合等制造过程中导致力学失效和破坏，提高柔性器件的性能可靠性和稳定性。在电子器件之间形成大面积柔性隔离层，进一步增强器件单元之间的柔性连接，提高器件结构的整体柔韧性和延展性。本发明同时形成背栅偏压控制端，能够实现器件电学性能的动态调制，改善器件的抗辐射特性。

公开(公告)号：CN111240392A

公开(公告)日：2020-06-05

申请号：CN202010058966.6

申请日：2020-01-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘艳 ,  董业民 ,  陈晓杰 ,  单毅

IPC: G05F1/567

Abstract: 本申请涉及阈值电压的调节方法、装置、CMOS器件、电子设备及存储介质，该方法通过在CMOS器件的阱区设置接触区；接触区用于和外部电源相连；若CMOS器件的当前工作温度处于预设温度范围内，对接触区施加偏压。如此，可以降低保证CMOS器件的阈值电压维持在正常工作范围内，且不需要额外的工艺调整，可以节约成本。

公开(公告)号：CN111240392B

公开(公告)日：2021-07-27

申请号：CN202010058966.6

申请日：2020-01-19

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 刘艳 ,  董业民 ,  陈晓杰 ,  单毅

IPC: G05F1/567

Abstract: 本申请涉及阈值电压的调节方法、装置、CMOS器件、电子设备及存储介质，该方法通过在CMOS器件的阱区设置接触区；接触区用于和外部电源相连；若CMOS器件的当前工作温度处于预设温度范围内，对接触区施加偏压。如此，可以降低保证CMOS器件的阈值电压维持在正常工作范围内，且不需要额外的工艺调整，可以节约成本。

公开(公告)号：CN110783310A

公开(公告)日：2020-02-11

申请号：CN201911012066.1

申请日：2019-10-23

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈晓杰 ,  董业民 ,  单毅 ,  刘艳 ,  龚正辉

IPC: H01L23/538 ,  H01L27/18 ,  H01L21/768 ,  H01L27/02

Abstract: 本发明提供一种半导体电路与超导电路单片集成的复合芯片，用于与一外围系统相连，包括自下而上依次堆叠的衬底、半导体电路、隔离层和超导电路，超导电路和所述半导体电路的外露的部分上均覆盖有一钝化层，所述半导体电路和所述超导电路之间通过片内互连节点相连。本发明的半导体电路与超导电路复合芯片实现了半导体电路与超导电路的单片集成，可以兼具半导体集成电路的高密度大容量和超导集成电路的高速低能耗的优点，并提升了超导电路和半导体电路协同工作的稳定性及可靠性。

公开(公告)号：CN109390283A

公开(公告)日：2019-02-26

申请号：CN201811067650.2

申请日：2018-09-13

Applicant: 中国科学院上海微系统与信息技术研究所

Inventor： 陈晓杰 ,  董业民 ,  单毅 ,  刘艳 ,  常永伟

IPC: H01L21/82 ,  H01L21/822

Abstract: 本发明涉及一种CMOS电路与超导SFQ电路的单片集成方法，其包括：步骤S1，进行CMOS集成电路流片，并沉积第一SiO2钝化层；步骤S2，对所述第一SiO2钝化层进行抛光；步骤S3，进行超导SFQ集成电路流片；步骤S4，制作用于将CMOS集成电路与超导SFQ集成电路互连的接触孔；步骤S5，将所述CMOS集成电路与超导SFQ集成电路互连；步骤S6，在所述步骤S5中所述CMOS集成电路与超导SFQ集成电路互连的部位制作焊盘；步骤S7，对所述第五晶圆进行划片封装。本发明实现CMOS集成电路工艺与超导SFQ集成电路工艺之间的无缝拼接，提高了成品芯片的综合性能，同时也节约了液氦低温环境下复杂的高频互联导致的高昂成本，降低了衬底成本和封装成本。