-
公开(公告)号：CN111128725A
公开(公告)日：2020-05-08
申请号：CN201811273209.X
申请日：2018-10-30
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L29/167
Abstract: 本发明提供了一种IGBT器件制备方法，该方法通过刻蚀沟槽形成高低差，使得在栅极介质沉积和刻蚀之后形成栅极侧墙结构，然后利用栅极侧墙结构在沟槽的侧面和沟槽的底部形成MOS结构，从而将平面栅结构和沟槽栅结构集成在一个器件中，提升IGBT器件整体性能。
-
公开(公告)号：CN109698235A
公开(公告)日：2019-04-30
申请号：CN201710992964.2
申请日：2017-10-23
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423 , H01L21/331
Abstract: 本发明公开了一种沟槽栅型IGBT及其制作方法，沟槽栅型IGBT包括:从上至下依次层叠布置的P基区、N型漂移区、N型缓冲层和集电极区。至少两个沟槽栅自P基区的正面贯穿P基区，并延伸至N型漂移区。沟槽栅型IGBT还包括：分别形成于两个沟槽栅底部的埋氧化层，及形成于埋氧化层之上的N型增强层。两个埋氧化层之间设置有间隔以形成电流通道，N型增强层包围沟槽栅的底部。本发明能够解决现有沟槽栅型IGBT依靠双载流子导电，其导通电流能力受漂移区载流子浓度影响，工艺实现十分复杂而且困难的技术问题。
-
公开(公告)号：CN107315320B
公开(公告)日：2019-01-22
申请号：CN201710323535.6
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
IPC: G03F7/20 , G03F1/42 , H01L29/739 , H01L29/08 , H01L29/10 , H01L21/331
Abstract: 本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时，光刻版数量多、成本高，容易造成拼接误差，无法适用于复杂结构芯片制备的技术问题。
-
公开(公告)号：CN105244274B
公开(公告)日：2018-12-14
申请号：CN201510813146.2
申请日：2015-11-19
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/331 , H01L29/739 , H01L21/266
CPC classification number: H01L21/266 , H01L29/0619 , H01L29/0834 , H01L29/32 , H01L29/404 , H01L29/417 , H01L29/495 , H01L29/66333 , H01L29/66348 , H01L29/739 , H01L29/7395 , H01L29/7397 , H01L29/8611
Abstract: 本申请提供了一种逆导IGBT器件的制作方法，包括：提供半导体结构，该半导体结构包括相互分离的IGBT元胞区快速恢复二极管元胞区；在所述IGBT元胞区的上表面形成铜电极层；以所述铜电极层为阻挡层，对所述半导体结构进行离子注入；在所述快速恢复二极管元胞区的上表面形成金属电极层，所述金属电极层电连接所述IGBT元胞区上表面的铜电极层。通过离子注入对FRD元胞区进行少子寿命控制，提高了器件的性能。采用IGBT元胞区的铜电极层作为离子注入过程中的阻挡层，保护IGBT元胞区的半导体结构不受离子注入的影响，实现了在对FRD元胞区进行少子寿命控制的同时，不影响IGBT元胞区的少子寿命，进一步提高器件的性能。
-
公开(公告)号：CN108615707A
公开(公告)日：2018-10-02
申请号：CN201810149693.9
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/8224 , H01L27/082 , H01L29/423
Abstract: 本发明公开了一种具有折叠型复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上沉积二氧化硅层，晶圆基片划分为有源区和栅极区；向有源区注入N型杂质；在栅极区的指定位置形成沟槽；对注入的N型杂质扩散形成N阱区；向N阱区注入P型杂质；刻蚀二氧化硅层；热氧化形成沟槽栅和平面栅的栅氧化层，同时对P型杂质扩散形成P阱区；通过多晶硅工艺形成以折叠方式连接在一起的沟槽栅极和平面栅极作为共用栅极；多晶硅氧化；有源区表面氧化层刻蚀，形成部分N+掺杂区和P+掺杂区；沉积一层金属层连接沟槽栅有源区和平面栅有源区作为共用源极。本发明可有效避免N阱区和P阱区的杂质扩散至沟槽另一侧而对栅极区造成不必要的影响。
-
Patent Agency Ranking
公开(公告)号：CN108538910A
公开(公告)日：2018-09-14
申请号：CN201810149376.7
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/423
Abstract: 本发明公开了一种具有复合栅的IGBT芯片，包括晶圆基片以及形成在晶圆基片上的若干个依次排列的元胞，元胞包括两个轴对称的复合栅单元；复合栅单元包括设置于晶圆基片上的源极区和栅极区，栅极区包括设置于源极区两侧的平面栅极区和沟槽栅极区；沟槽栅极区包括沟槽栅和辅助子区。本发明提供的具有复合栅的IGBT芯片，通过将平面栅极和沟槽栅极复合于同一元胞，从而大幅度提升芯片密度并保留沟槽栅低通耗，高电流密度和平面栅宽安全工作区的特性。
-
公开(公告)号：CN108511521A
公开(公告)日：2018-09-07
申请号：CN201810149749.0
申请日：2018-02-13
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片的制作方法，包括：在晶圆基片上刻蚀形成相邻的第一和第二沟槽，在第二沟槽形成第二沟槽栅极作为虚栅极，然后在形成通过多晶硅相连的第一沟槽栅极和平面栅极。虚栅极位于第一沟槽栅极和平面栅极之间并与其通过氧化层隔离。沟槽栅有源区和平面栅有源区中自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区均通过相同的工艺实现。本发明实现平面栅极和沟槽栅极共存于同一芯片，从而大大提升芯片密度，并通过虚栅极悬空或接地的方式有效屏蔽平面栅结构和沟槽栅结构二者间相互干扰，同时优化复合栅的输入和输出电容，优化芯片开通速度，以及降低开关损耗。
-
公开(公告)号：CN108091614A
公开(公告)日：2018-05-29
申请号：CN201611044047.3
申请日：2016-11-23
Applicant: 南方电网科学研究院有限责任公司 , 中国南方电网有限责任公司电网技术研究中心 , 株洲中车时代电气股份有限公司
Abstract: 本发明实施例提供一种半导体器件封装结构及其封装方法，涉及微电子技术领域，能够降低半导体器件的封装复杂度，同时降低半导体器件的热阻和导通压降。所述半导体器件封装结构包括管盖和管座，管盖盖于管座上，管盖的下表面焊接有多个第一电极钼片，管座的上表面焊接有多个第二电极钼片，多个第二电极钼片与多个第一电极钼片一一对应；还包括多个芯片和多个定位框架，定位框架用于对芯片进行定位；多个芯片与多个第一电极钼片一一对应；芯片位于第一电极钼片和第二电极钼片之间，且芯片与第一电极钼片和第二电极钼片均贴合。本发明用于半导体器件封装。
-
公开(公告)号：CN107240571B
公开(公告)日：2018-05-01
申请号：CN201710323534.1
申请日：2017-05-10
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体芯片，包括该芯片的子模组及压接式封装模块，芯片包括：终端区，以及位于终端区内的有效区，有效区内设置有发射极区和栅极区。栅极区包括栅极电极、栅极母线，以及位于栅极电极外周的若干个外围栅极，栅极电极位于外围栅极包围区域的中心，栅极电极与外围栅极通过栅极母线相连。外围栅极包围的区域被栅极母线分隔成大小相同的若干子区域，该子区域内布置有发射极电极。外围栅极之间设置有断点，断点以中心和/或轴对称分布，位于外围栅极包围区域内和外围栅极外的发射极区通过断点连通。本发明能够解决现有模块难以实现各子模组间界面的均衡接触，以及结构和工艺复杂，成品率难以提高，难以实现批量制造的技术问题。
-
公开(公告)号：CN107425061A
公开(公告)日：2017-12-01
申请号：CN201610348468.9
申请日：2016-05-24
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/739 , H01L29/08 , H01L29/06
Abstract: 本发明提供一种新型变掺杂阳极IGBT结构及其制作方法，IGBT结构包括集电区，其中，集电区包括有源区对应的第一集电区和终端对应的第二集电区，第一集电区的掺杂剂量高于第二集电区的掺杂剂量。由于有源区对应的第一集电区与终端对应的第二集电区的掺杂剂量不相同，第一集电区的掺杂剂量高、空穴注入效率高，而第二集电区的掺杂剂量低、空穴注入效率低，可使得该IGBT结构既能获得良好的导通性能，又具有较高的抗动态雪崩性能。
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.039 seconds)
