公开(公告)号：CN101438418A

公开(公告)日：2009-05-20

申请号：CN200780015170.5

申请日：2007-04-17

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  长谷川真也 ,  高桥秀和 ,  荒尾达也

IPC: H01L31/10 ,  H01L27/14 ,  H01L21/3065

CPC classification number: H01L31/035281 ,  H01L21/32136 ,  H01L21/32137 ,  H01L27/14643 ,  Y02E10/50

Abstract: 一个目的是通过逐步进行光电转换层的蚀刻，提供侧表面带不同锥角的光电转换元件。与pn光敏二极管相比，pin光敏二极管具有高响应速度，但具有大的暗电流缺陷。暗电流的一个原因被认为是通过在蚀刻中生成并沉积在光电转换层侧表面上的蚀刻残余的导电。通过形成一种结构，其中常规具有均匀表面的侧表面具有两个不同锥形，以便光电转换层具有不在同一平面的p层侧表面和n层侧表面，降低了光电转换元件的泄露电流。

公开(公告)号：CN119562516A

公开(公告)日：2025-03-04

申请号：CN202411178961.1

申请日：2024-08-27

Applicant: 株式会社半导体能源研究所

Inventor： 方堂涼太 ,  笹川慎也 ,  仓田求 ,  山崎舜平

IPC: H10B12/00

Abstract: 本公开涉及半导体装置的制造方法。提供一种工作速度快的半导体装置。半导体装置的制造方法包括如下步骤：在第一绝缘体上形成第一涂敷膜及第一涂敷膜上的第二涂敷膜；去除第二涂敷膜的一部分，形成第一层；以第一层为掩模去除第一涂敷膜的一部分来形成第二层；进行热处理工序；以覆盖第一绝缘体的顶面、第二层的侧面以及第一层的侧面及顶面的方式形成第一氧化物半导体；利用各向异性蚀刻对第一氧化物半导体进行加工，以与第二层的侧面接触的方式形成第二氧化物半导体；去除第一层；去除第二层来使被第二层覆盖的第二氧化物半导体的侧面露出。

公开(公告)号：CN117981470A

公开(公告)日：2024-05-03

申请号：CN202280064562.5

申请日：2022-09-16

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  方堂凉太 ,  菅谷健太郎

IPC: H05B33/26 ,  G09F9/00 ,  G09F9/30 ,  H05B33/10 ,  H05B33/12 ,  H10K50/00 ,  H10K50/15 ,  H10K50/16 ,  H10K59/00

Abstract: 提供一种高可靠性显示装置。该显示装置包括第一导电层、第二导电层、第三导电层、第四导电层、绝缘层、功能层及发光层。第二导电层设置在第一导电层上，第三导电层设置在第二导电层上。在从截面看时第二导电层的侧面位于第一及第三导电层的侧面的内侧。绝缘层以覆盖第二导电层的侧面的至少一部分的方式设置。第四导电层以覆盖第一至第三导电层及绝缘层且与第一至第三导电层电连接的方式设置。功能层以具有与第四导电层接触的区域的方式设置，发光层设置在功能层上。第一至第三导电层中的至少一个的可见光反射率高于第四导电层的可见光反射率。

公开(公告)号：CN117916893A

公开(公告)日：2024-04-19

申请号：CN202280061603.5

申请日：2022-09-08

Applicant: 株式会社半导体能源研究所

Inventor： 国武宽司 ,  方堂凉太 ,  神保安弘 ,  仓田求 ,  笹川慎也 ,  福岛邦宏 ,  山崎舜平

IPC: H01L29/786 ,  H01L21/26 ,  H01L21/268 ,  H01L21/28 ,  H01L21/324 ,  H01L21/336 ,  H01L21/428 ,  H01L21/768 ,  H01L21/822 ,  H01L21/8234 ,  H01L23/532 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/788 ,  H01L29/792 ,  H10B12/00 ,  H10B41/70 ,  H10B99/00

Abstract: 提供一种能够实现微型化或高集成化的半导体装置。半导体装置包括晶体管。晶体管包括氧化物、氧化物上的第一导电体及第二导电体、第一导电体及第二导电体上的第一绝缘体、第一绝缘体所包括的开口内的第二绝缘体、第二绝缘体上的第三绝缘体、第三绝缘体上的第四绝缘体以及第四绝缘体上的第三导电体。开口包括与氧化物重叠的区域。第三导电体包括隔着第二绝缘体、第三绝缘体及第四绝缘体与氧化物重叠的区域。第二绝缘体与氧化物的顶面及开口的侧壁接触。第二绝缘体的厚度比第三绝缘体的厚度小。第四绝缘体与第三绝缘体相比不容易透过氧。在晶体管的沟道长度方向的截面中，第三导电体的宽度为3nm以上且15nm以下。

公开(公告)号：CN117859410A

公开(公告)日：2024-04-09

申请号：CN202280051858.3

申请日：2022-07-22

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  笹川慎也 ,  方堂凉太 ,  菅谷健太郎 ,  樋浦吉和 ,  藤江贵博 ,  神保安弘

IPC: H05B33/22 ,  H05B33/28 ,  H05B33/26 ,  H05B33/12 ,  H05B33/10 ,  H05B33/02 ,  H10K50/11 ,  H10K59/12 ,  H10K59/35 ,  H10K71/00 ,  H10K71/60 ,  G09F9/30 ,  G09F9/00

Abstract: 提供一种显示品质高的显示装置。本发明是一种显示装置，该显示装置包括依次包括像素电极、发光层、功能层、公共层以及公共电极的多个发光器件，并包括位于彼此相邻的发光层的侧面之间的绝缘层。发光层及功能层在各发光器件中设置为岛状，多个发光器件共用公共层。公共层及公共电极以覆盖该绝缘层的方式设置。在剖视时该绝缘层的端部具有锥角大于0度且小于90度的锥形形状。

公开(公告)号：CN117652205A

公开(公告)日：2024-03-05

申请号：CN202280048986.2

申请日：2022-06-30

Applicant: 株式会社半导体能源研究所

Inventor： 笹川慎也 ,  方堂凉太 ,  菅谷健太郎 ,  樋浦吉和 ,  藤江贵博

IPC: H05B33/22 ,  H05B33/26 ,  H05B33/12 ,  H05B33/10 ,  H10K59/124 ,  H10K59/131 ,  G09F9/30 ,  G09F9/00

Abstract: 提供一种显示品质高的显示装置。该显示装置包括第一发光器件、第二发光器件、第一绝缘层以及第二绝缘层，第一发光器件包括第一像素电极、第一像素电极上的第一发光层以及第一发光层上的公共电极，第二发光器件包括第二像素电极、第二像素电极上的第二发光层以及第二发光层上的公共电极，第一绝缘层覆盖第一发光层的顶面的一部分及侧面以及第二发光层的顶面的一部分及侧面，第二绝缘层隔着第一绝缘层与第一发光层的顶面的一部分及侧面以及第二发光层的顶面的一部分及侧面重叠，公共电极覆盖第二绝缘层，在从截面看时，第二绝缘层的端部具有锥角小于90°的锥形形状，第二绝缘层覆盖第一绝缘层的侧面的至少一部分。

公开(公告)号：CN116982406A

公开(公告)日：2023-10-31

申请号：CN202280016835.9

申请日：2022-02-24

Applicant: 株式会社半导体能源研究所

Inventor： 方堂凉太 ,  笹川慎也 ,  樋浦吉和 ,  藤江贵博

IPC: H05B33/10

Abstract: 提供一种高清晰或高分辨率的显示装置。该显示装置的制造方法包括：形成导电膜、第一层及第一牺牲层；加工第一层及第一牺牲层来使导电膜的一部分露出；在第一牺牲层及导电膜上形成第二层及第二牺牲层；加工第二层及第二牺牲层来使导电膜的一部分露出；加工导电膜来形成与第一牺牲层重叠的第一像素电极及与第二牺牲层重叠的第二像素电极；形成至少覆盖第一像素电极、第二像素电极、第一层及第二层的各侧面、第一牺牲层的侧面及顶面以及第二牺牲层的侧面及顶面的两层绝缘膜；加工两层绝缘膜来形成至少覆盖第一像素电极及第一层的侧面的侧壁；去除第一牺牲层及第二牺牲层；在第一层及第二层上形成公共电极。

公开(公告)号：CN115997276A

公开(公告)日：2023-04-21

申请号：CN202180052289.X

申请日：2021-08-17

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  山根靖正 ,  安藤善范 ,  小森茂树 ,  方堂凉太 ,  大贯达也 ,  笹川慎也

IPC: H01L21/336

Abstract: 提供一种晶体管特性不均匀少的半导体装置。该半导体装置包括第一器件层至第n(n为2以上的自然数)器件层，该器件层分别包括第一阻挡绝缘膜、第二阻挡绝缘膜、第三阻挡绝缘膜、氧化物半导体器件、第一导电体及第二导电体，第一器件层至第n器件层中，在第一阻挡绝缘膜上配置氧化物半导体器件，以覆盖氧化物半导体器件的方式配置第二阻挡绝缘膜，通过在第二阻挡绝缘膜形成的开口以与氧化物半导体器件电连接的方式配置第一导电体，在第一导电体上配置第二导电体，在第二导电体及第二阻挡绝缘膜上配置第三阻挡绝缘膜，第一阻挡绝缘膜至第三阻挡绝缘膜具有抑制氢的扩散的功能。

公开(公告)号：CN114930547A

公开(公告)日：2022-08-19

申请号：CN202080092368.9

申请日：2020-12-28

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  笹川慎也 ,  方堂凉太 ,  森若智昭

IPC: H01L29/786 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8239 ,  H01L21/8242 ,  H01L27/088 ,  H01L27/105 ,  H01L27/108 ,  H01L27/1156

Abstract: 提供一种其特性的不均匀少的半导体装置。该半导体装置包括第一绝缘体、第一绝缘体上的包括开口的第二绝缘体、设置在开口的内部且包括第一凹部的第三绝缘体、设置在第一凹部的内部且包括第二凹部的第一氧化物、设置在第二凹部的内部的第二氧化物、与第二氧化物电连接且相隔的第一导电体及第二导电体、在第二氧化物上的第四绝缘体以及包括中间夹着第四绝缘体与第二氧化物重叠的区域的第三导电体，其中第二氧化物在俯视时包括第一区域，第二区域及夹在第一区域与第二区域之间的第三区域，第一导电体包括与第一区域及第二绝缘体重叠的区域，第二导电体包括与第二区域及第二绝缘体重叠的区域，第三导电体包括与第三区域重叠的区域。

公开(公告)号：CN105448969B

公开(公告)日：2019-05-03

申请号：CN201510834526.4

申请日：2009-10-26

Applicant: 株式会社半导体能源研究所

Inventor： 須沢英臣 ,  笹川慎也 ,  村冈大河 ,  伊藤俊一 ,  细羽幸

IPC: H01L29/66 ,  H01L29/786 ,  H01L27/12

Abstract: 本发明涉及半导体装置的制造方法，其一个目的在于通过缩减曝光掩模数简化光刻工序，以低成本且高生产率地制造具有氧化物半导体的半导体装置。在具有沟道蚀刻结构的反交错型薄膜晶体管的半导体装置的制造方法中，使用由透过的光成为多个强度的曝光掩模的多级灰度掩模形成的掩模层进行氧化物半导体膜以及导电膜的蚀刻工序。在蚀刻工序中，第一蚀刻工序采用使用蚀刻液的湿蚀刻，而第二蚀刻工序采用使用蚀刻气体的干蚀刻。