-
公开(公告)号：CN108780777B
公开(公告)日：2023-02-17
申请号：CN201780017126.1
申请日：2017-02-02
Applicant: 东京毅力科创株式会社
IPC: H01L21/768 , H01L21/3205
Abstract: 本文的技术包括对基底进行图案化的方法、比如用于后段制程(BEOL)金属化处理的对基底进行图案化的方法。本文的技术能够实现完全自对准的通孔和线。本文的处理包括使用选择性沉积、保护性膜和组合蚀刻掩模来对基底进行精确地图案化。在具有未被覆盖的金属材料部分和未被覆盖的电介质材料部分的基底中，电介质材料向上增长而不覆盖金属材料。该凸起的电介质材料被以保形的方式保护并且被用在后续的图案化步骤中以对通孔和线安置进行对准。这种组合减小了叠置误差。
-
公开(公告)号：CN114600232A
公开(公告)日：2022-06-07
申请号：CN202080064711.9
申请日：2020-09-16
Applicant: 东京毅力科创株式会社
Inventor： 尤凯鸿 , 约迪·格热希科维亚克 , 尼古拉斯·乔伊 , 杰弗里·史密斯
IPC: H01L21/768 , H01L21/74 , H01L21/8238 , H01L23/528 , H01L23/532 , H01L23/535
Abstract: 金属化的方法包括接收在其中形成有凹陷的衬底。该凹陷具有底部和侧壁，并且在凹陷的底部和侧壁上沉积共形衬里。从凹陷的上部去除共形衬里，以露出凹陷的上侧壁，同时留下凹陷的下部中的共形衬里，从而覆盖凹陷的底部和下侧壁。在凹陷的下部中沉积金属以形成金属化特征，该金属化特征包括在凹陷的下部中的共形衬里和金属。
-
公开(公告)号：CN114586149A
公开(公告)日：2022-06-03
申请号：CN202080073455.X
申请日：2020-08-21
Applicant: 东京毅力科创株式会社
IPC: H01L23/522 , H01L23/528 , H01L25/065 , H01L25/07 , H01L27/06 , H01L27/088 , H01L27/092 , H01L21/768 , H01L21/822 , H01L21/8234 , H01L21/8238 , H01L21/50
Abstract: 本披露内容的各方面提供了一种包括多个结构的半导体装置。这些结构中的第一结构包括第一晶体管堆叠，该第一晶体管堆叠包括形成在衬底上的第一晶体管和沿着基本垂直于该半导体装置的衬底平面的Z方向堆叠在该第一晶体管上的第二晶体管。这些结构中的第一结构进一步包括局部互连结构。该第一晶体管夹在两个局部互连结构之间。这些结构中的第一结构进一步包括基本平行于Z方向的垂直导电结构。这些垂直导电结构被配置为通过与这些局部互连结构电耦合来至少为这些结构中的第一结构提供电源。这些垂直导电结构之一沿该Z方向的高度至少是这些结构中的第一结构的高度。
-
公开(公告)号：CN114585969A
公开(公告)日：2022-06-03
申请号：CN202080064261.3
申请日：2020-09-17
Applicant: 东京毅力科创株式会社
Inventor： 安东·J·德维利耶 , 约迪·格热希科维亚克 , 丹尼尔·富尔福德 , 理查德·A·法雷尔 , 杰弗里·史密斯
Abstract: 提供了一种在基板上形成图案的方法。该方法包括在基板的下层上形成第一层，其中，第一层被图案化以具有第一结构。该方法还包括在第一结构的侧表面上沉积接枝材料，其中，接枝材料包括溶解性转移材料。该方法还包括将溶解性转移材料扩散预定距离进入邻接溶解性转移材料的相邻结构，其中，溶解性转移材料改变相邻结构在显影剂中的溶解性，并且使用显影剂去除相邻结构的可溶部分以形成第二结构。
-
公开(公告)号：CN114450772A
公开(公告)日：2022-05-06
申请号：CN202080067413.5
申请日：2020-09-04
Applicant: 东京毅力科创株式会社
IPC: H01L21/28 , H01L21/3205 , H01L21/336 , H01L21/74 , H01L21/768 , H01L21/822 , H01L21/8234 , H01L21/8238 , H01L23/528 , H01L23/535 , H01L27/06 , H01L27/088 , H01L27/092 , H01L29/423 , H01L29/786
Abstract: 在衬底上形成第一晶体管的第一源极/漏极(S/D)结构，并且其位于第一晶体管的第一沟道结构的第一端处。在第一S/D结构的表面上沉积第一替代硅化物层，并且其由第一电介质制成。形成第二电介质以覆盖第一替代硅化物层和第一S/D结构。随后在第二电介质中形成第一互连开口，以露出第一替代硅化物层。用第一替代互连层填充第一互连开口，其中，该第一替代互连层由第三电介质制成。进一步地，对衬底执行热处理。去除第一替代互连层和第一替代硅化物层。在第一S/D结构的表面上形成第一硅化物层。
-
Patent Agency Ranking
公开(公告)号：CN114365275A
公开(公告)日：2022-04-15
申请号：CN202080064216.8
申请日：2020-07-29
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L21/02 , H01L21/336 , H01L21/822 , H01L27/092 , H01L29/786
Abstract: 描述了形成晶体管器件的方法，该方法包括：在衬底上形成第一晶体管平面，该第一晶体管平面包括适用于形成场效应晶体管的沟道的至少一层外延膜；在该第一晶体管平面上沉积第一绝缘体层；在该第一绝缘体层上沉积第一多晶硅层；使用激光加热对该第一多晶硅层进行退火。该激光加热增加了该第一多晶硅层的晶粒尺寸。该方法还包括：在该第一多晶硅层上形成第二晶体管平面，该第二晶体管平面适用于形成场效应晶体管的沟道；在该第二晶体管平面上沉积第二绝缘体层；在该第二绝缘体层上沉积第二多晶硅层；以及使用激光加热对该第二多晶硅层进行退火。
-
公开(公告)号：CN114175246A
公开(公告)日：2022-03-11
申请号：CN202080053747.7
申请日：2020-06-17
Applicant: 东京毅力科创株式会社
IPC: H01L27/02 , H01L27/06 , H01L21/8238 , H01L27/092
Abstract: 一种集成电路包括单位单元阵列，该阵列中的每个单位单元包括布置成堆叠体场效应晶体管。局部互连结构形成这些场效应晶体管的选择端子之间的选择导电路径，以限定被限制在每个单位单元内的单元电路系统。触点阵列设置在该单位单元的可触及表面上，其中，每个触点电耦合到该单元电路系统的对应电节点。
-
公开(公告)号：CN114097074A
公开(公告)日：2022-02-25
申请号：CN202080050477.4
申请日：2020-07-10
Applicant: 东京毅力科创株式会社
IPC: H01L21/8238 , H01L27/092 , H01L29/423 , H01L29/786
Abstract: 一种用于微制造具有环绕式栅极场效应晶体管器件的三维晶体管堆叠的方法。沟道悬挂在源极区/漏极区之间。每个沟道选择性地沉积有被设计成用于调整沟道的阈值电压的材料层。这些层可以是氧化物、高k材料、功函数材料和金属化部。三维晶体管堆叠在单个封装中形成高阈值电压器件和低阈值电压器件的阵列。
-
公开(公告)号：CN113875007A
公开(公告)日：2021-12-31
申请号：CN202080039123.X
申请日：2020-05-22
Applicant: 东京毅力科创株式会社
IPC: H01L27/092 , H01L21/822 , H01L21/8234 , H01L21/8238 , H01L23/528 , H01L23/535 , H01L27/06 , H01L27/088 , H01L29/08 , H03K19/21
Abstract: 一种3D IC，包括：具有衬底表面的衬底；第一半导体器件堆叠体，该第一半导体器件堆叠体沿着该衬底的厚度方向堆叠；以及第二半导体器件堆叠体，该第二半导体器件堆叠体沿着该衬底的厚度方向堆叠并且在沿着该衬底表面的方向上邻近该第一堆叠体设置。该第一堆叠体和该第二堆叠体的每个半导体器件包括栅极以及设置在各自的栅极的相反两侧的一对源极‑漏极区，并且该第一堆叠体和该第二堆叠体的每个栅极是分裂栅极。栅极接触件在物理上连接到这些半导体器件中的第一半导体器件的第一分裂栅极。该栅极接触件形成局部互连结构的至少一部分，该局部互连结构在该3D IC中将该第一半导体器件电连接到第二半导体器件。
-
公开(公告)号：CN112689896A
公开(公告)日：2021-04-20
申请号：CN201980057579.6
申请日：2019-09-05
Applicant: 东京毅力科创株式会社
IPC: H01L27/105 , H01L27/07
Abstract: 一种半导体器件包括：具有基本平坦表面的衬底；第一逻辑门，该第一逻辑门设置在该衬底上并且包括具有第一沟道和第一对源极‑漏极区域的第一场效应晶体管(FET)；第二逻辑门，该第二逻辑门沿垂直于该衬底的表面的竖直方向堆叠在该第一逻辑门上方，该第二逻辑门包括具有第二沟道和第二对源极‑漏极区域的第二FET；以及接触件，该接触件将该第一FET的源极‑漏极区域电连接到该第二FET的源极‑漏极区域，使得在该第一逻辑门与该第二逻辑门之间流动的电流的至少一部分将沿所述竖直方向流动。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.033 seconds)
