-
公开(公告)号：CN119479734A
公开(公告)日：2025-02-18
申请号：CN202410458749.4
申请日：2024-04-17
Applicant: 慧与发展有限责任合伙企业
Abstract: 本公开的技术的示例涉及利用CAM的紧凑型K‑XOR‑SAT过滤。具体地，提供了基于CAM的电路，这些基于CAM的电路专门构建成实施涉及k‑XOR‑SAT子句的布尔可满足性问题。通过战略性地添加在k个离散时间对CAM的匹配线电压输出求值以便确定由匹配线返回的所计数的匹配数是否满足预定的奇偶条件(其中k表示布尔可满足性问题的k‑XOR‑SAT子句的字面值数)的辅助计数和逻辑电路，本技术的电路可以利用公共CAM(即，同一CAM)来实施k‑XOR‑SAT子句和k‑SAT子句。因此，与现有硬件加速器相比，这种通用性极强的电路可以用于在更少的时间内并以更少的硬件和功耗来实施k‑XOR‑SAT和k‑SAT‑k‑XOR‑SAT混合问题。
-
公开(公告)号：CN117873926B
公开(公告)日：2025-02-18
申请号：CN202311674482.4
申请日：2023-12-07
Applicant: 智绘微电子科技(南京)有限公司
Abstract: 本发明提供了一种用于脉冲式多对一输出系统的输出速率优化装置，所述脉冲式多对一输出系统包括若干个处理单元和仲裁模块，所述输出速率优化装置包括：若干个一级选择器，用于获取处理单元的连续输出结果并进行交替无间隙输出，每两个一级选择器的输入端耦接两个处理单元；若干个异步FIFO存储器，异步FIFO存储器的输入端分别耦接一级选择器的输出端，异步FIFO存储器的输出端均耦接仲裁模块。本发明通过采用同步FIFO实现输出连续；通过采用一级选择器及其选择策略实现连续无间隙输出，同时实现2个处理单元交替输出，能够降低输出瞬时总带宽，提高输出连续性；通过采用异步FIFO实现输出可以连续被接收。
-
公开(公告)号：CN119414118A
公开(公告)日：2025-02-11
申请号：CN202411534004.8
申请日：2024-10-30
Applicant: 苏州芯位感科技有限公司
Abstract: 本发明提供了一种电容检测电路及电容检测方法。所述电容检测电路包括定电压测量模块、定时间测量模块和模式选择模块；所述定电压测量模块用于测量待测电容从第一预设电压充电至第二预设电压的充电时间，从而计算所述待测电容的电容值；所述定时间测量模块用于测量所述待测电容在预设时长内的电压差值，从而计算所述待测电容的电容值。所述模式选择模块用于切换所述定电压测量模块和所述定时间测量模块中的一者工作。所述电容检测方法基于上述的电容检测电路工作。如此配置，通过设置不同的量程挡位以及在不同的挡位设置不同的测量方式，能够应对不同电容值的电容，并具有较高的精度和响应速度，自适应能力强；从而解决了现有技术中存在的问题。
-
公开(公告)号：CN110955186B
公开(公告)日：2025-01-03
申请号：CN201911294348.5
申请日：2019-12-16
Applicant: 华帝股份有限公司
IPC: G05B19/042 , H03K19/21 , H03M1/12
Abstract: 本发明公开了一种基于单片机控制的矩阵型多路选择器输出电路，其包括所述BJT的逻辑异或电路用于实现单控制双输出的温度或模式选择，所述并联电阻排列电路用于实现多种温度或模式的电阻阻值布局，所述MOSFET的循环扫描电路用于实现循环式扫描矩阵型输出，所述ADC检测电路用于提升家电对各类环境数据采集与智能控制。本发明基于BJT的逻辑异或电路，实现单I/O控制的双输出类型选择，减少双路输出的单片机IO口控制资源；基于并联电阻排列电路，实现多种温度或模式电阻阻值布局，基于MOSFET的循环扫描电路，实现循环式扫描矩阵型输出选择电路，共用循环扫描ADC检测电路，减少单片机ADC端口需求资料，电路工作寿命长，精度高，输出电信号稳定。
-
公开(公告)号：CN119210457A
公开(公告)日：2024-12-27
申请号：CN202411691499.5
申请日：2024-11-25
Applicant: 深圳市积加创新技术有限公司
Abstract: 本申请利用异或门实现DAC差分输出电路，包括异或门电路、解码电路和音频运放电路；所述异或门电路接入I2S接口的输入信号，所述异或门电路的输出端与解码电路相连；所述异或门电路能够向解码电路输出多路不同的数字信号；所述解码电路的输出端与音频运放电路相连，所述解码电路能够对接收到的数字信号进行数模转换后发送至音频运放电路内；所述音频运放电路用于将接收到的数字信号进行放大后发送至终端；能够简化系统配置：无需对DAC本身进行更改或增加额外的放大电路。这种设计显著简化了系统配置，减少了硬件复杂性，从而降低了整体成本。同时能够提高信号质量、维护方便且提升系统可靠性。
-
公开(公告)号：CN118966296A
公开(公告)日：2024-11-15
申请号：CN202411442897.3
申请日：2024-10-16
Applicant: 武汉工程大学
Abstract: 本发明公开一种基于忆阻神经网络的情感联想记忆仿生电路，包括：信号输入模块、恐惧情绪逻辑判断模块、恐惧情绪突触模块、厌恶情绪逻辑判断模块、厌恶情绪突触模块；恐惧情绪逻辑判断模块与恐惧情绪突触模块相连接，厌恶情绪逻辑判断模块与厌恶情绪突触模块相连接；信号输入模块与恐惧情绪逻辑判断模块和厌恶情绪逻辑判断模块相连接。采用本发明的技术方案，利用电阻和忆阻器的不同，模拟出不同情绪神经元之间的不同突触，以及模拟出这两种不同情绪对联想记忆的影响的不同程度，能更全面的反应人类的情绪对联想记忆的影响状况。
-
公开(公告)号：CN113839665B
公开(公告)日：2024-09-06
申请号：CN202011023284.8
申请日：2020-09-25
Applicant: 爱思开海力士有限公司
Inventor： 金昌铉
IPC: H03K19/21 , H03K19/094
Abstract: 一种逻辑电路包括第一上拉驱动电路，该第一上拉驱动电路被配置为基于第一输入信号来将第一反相输入信号驱动至电源电压，并且被配置为基于第一输入信号、第二输入信号和第三反相输入信号来将输出信号上拉。逻辑电路还包括第一下拉驱动电路，该第一下拉驱动电路被配置为基于第三输入信号来将第三反相输入信号驱动至接地电压，并且被配置为基于第一反相输入信号、第二输入信号和第三输入信号来将输出信号下拉。
-
公开(公告)号：CN118235326A
公开(公告)日：2024-06-21
申请号：CN202280075779.6
申请日：2022-09-09
Applicant: 模拟电力转换有限责任公司 , 株式会社京三制作所
IPC: H03K5/1252 , H03K3/037 , H03K19/21 , H03K5/00
Abstract: 响应于开关信号的断言，通过断言控制信号、在开关信号的断言之后等待自适应延迟、响应于自适应延迟期满解除断言控制信号、以及响应于根据控制信号生成的电流变为零而重新断言控制信号，可以产生控制信号。自适应延迟可以根据使用电流生成的电压来调整。电路可以包括从开关信号和置位复位触发器(SRFF)的输出产生控制信号的XOR门、当使用控制电路生成的电流变为零时复位SRFF的零检测电路、以及在断言开关信号之后的自适应延迟对SRFF进行设置，并根据电流产生的电压调整自适应延迟的延迟电路。
-
公开(公告)号：CN118100910A
公开(公告)日：2024-05-28
申请号：CN202311583714.5
申请日：2023-11-24
Applicant: 意法半导体国际公司
Inventor： R·普里奥罗
IPC: H03K19/21 , H03K19/17724
Abstract: 一种AFSM核心包括：目的地状态单元，生成目的地状态信号；以及源状态单元，生成源状态信号，并且响应于指示目的地状态信号的转变的确认，引起源状态信号的转变。确认是通过延迟来传送的。状态重叠发生在目的地状态信号的转变与源状态信号的转变之间。输出网络包括：平衡逻辑树，从核心接收包括目的地状态信号的输入；以及附加逻辑树，与平衡逻辑树级联以形成不平衡逻辑树，因此到附加逻辑树的输入由来自平衡逻辑树的输出提供，并且另一输入接收源状态信号。树传播时间发生在由平衡逻辑树接收到目的地状态信号的转变与来自平衡逻辑树的输出发生转变之间。延迟电路引起状态重叠超过树传播时间。
-
公开(公告)号：CN118074702A
公开(公告)日：2024-05-24
申请号：CN202410493920.5
申请日：2024-04-24
Applicant: 瓴科微(上海)集成电路有限责任公司
Inventor： 请求不公布姓名
IPC: H03K19/0175 , H03K19/21
Abstract: 本发明提供了一种边沿检测加速电平转换电路，包括传输门电路和边沿检测加速模块；传输门电路具有信号输入端、信号输出端，信号输入端用于接收输入信号，信号输出端用于产生输出信号；边沿检测加速模块具有信号检测端和加速输出端，信号检测端连接传输门电路的信号输入端，加速输出端连接传输门电路的信号输出端，用于加快输出信号的边沿建立。本发明能够加速建立输出信号的边沿，缩短边沿建立时间，满足电路响应时间需求，且电路结构简单，易于实现。
