-
公开(公告)号：CN1702549A
公开(公告)日：2005-11-30
申请号：CN200510073472.0
申请日：2005-05-30
Applicant: 株式会社东芝
IPC: G03F1/08 , G03F7/00 , H01L21/027
CPC classification number: G03F1/36
Abstract: 本发明提供一种图形数据的制作方法，包括：准备含有设计图形的集成电路图形；设定复制所述设计图形时形成在处理基板上的第1图形、或将第1图形用作掩模加工所述处理基板所形成的第2图形的容许误差范围；在所述容许误差范围内，制作目标图形；在考虑到复制所述设计图形时的影响、形成第1图形时的影响及形成第2图形时的影响中的一种或一种以上的影响的预定条件下，对所述目标图形进行修正，制作第1修正图形。
-
公开(公告)号：CN1221867C
公开(公告)日：2005-10-05
申请号：CN02106195.5
申请日：2002-04-09
CPC classification number: G03F7/70466 , G03F1/00 , G03F1/50
Abstract: 一种母掩模的制造方法，用于在被曝光体上对具有能一次曝光的区域以上大小的图形进行曝光，其特征在于包括：将上述具有能一次曝光的区域以上大小的图形分割成具有X方向图形的第一切割区域(4X)的图形、具有与上述X方向交叉的Y方向图形的第二切割区域(4Y)的图形、和功能元件(A)的图形的步骤；将上述第一切割区域(4X)的上述X方向图形描绘在至少一个第一母掩模(1-5)上的步骤；将上述第二切割区域(4Y)的上述Y方向图形描绘在至少一个第二母掩模(1-6)上的步骤；以及将上述功能元件(A)的图形描绘在至少一个第三母掩模(1-1～1-4)上。
-
-
公开(公告)号：CN1212642C
公开(公告)日：2005-07-27
申请号：CN02144071.9
申请日：2002-09-29
Applicant: 株式会社东芝
CPC classification number: G03F1/36
Abstract: 一种由设计图形生成掩模图形的掩模图形制成方法，包括：直到前述设计图形的设计结束为止，制成修正库，该修正库记录有由前述设计图形的掩模蚀刻坐标组、和用于修正前述边缘坐标组的修正值组组成的对；获得设计结束后的设计图形的第一个边缘坐标组；将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中，或从该修正库中调出；在无记录的情况下，通过根据预先确定的修正参数进行的模拟，计算出第一边缘坐标组的修正值组；将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中；在有记录的情况下，从前述修正库中读取对应的修正值组；和根据计算出的修正值组、或读出的修正值组中的任何一个，对设计图形进行修正，生成掩模图形。
-
公开(公告)号：CN1624590A
公开(公告)日：2005-06-08
申请号：CN200410101124.5
申请日：2002-04-26
Applicant: 株式会社东芝
IPC: G03F7/20 , H01L21/027
CPC classification number: G03F7/70125 , G01J1/26 , G03F7/70133
Abstract: 一种曝光装置的照度不匀度的测定方法，向光掩膜照射从照明光学系统射出的照明光，对于通过投影光学系统而在感光衬底上的有限区域内投影并曝光通过该光掩膜的光的曝光装置，进行所述投影光学系统引起的、在所述感光衬底上的有限区域内的照度不匀度的测定，其特征在于，包括：按在所述感光衬底上的有限区域内的多个成像点的每一个，计算从所述光掩膜的一点射出并到达成像点的光线的、在所述投影光学系统的透射率的平均值，根据按所述成像点求出的透射率的平均值，算出所述感光衬底上的有限区域内的照度不匀度。
-
Patent Agency Ranking
-
公开(公告)号：CN1470941A
公开(公告)日：2004-01-28
申请号：CN03148293.7
申请日：2003-07-02
Applicant: 株式会社东芝
IPC: G03F7/00 , G03F7/20 , H01L21/027
CPC classification number: G03F7/70558
Abstract: 谋求放宽曝光量监测图形设计条件，容易获得所需要的曝光量灵敏度。一种的曝光量监测方法是，将照明光照明形成曝光量监测图形的掩模上，只让所述曝光量监测图形衍射光之中0次衍射光通过所述投影曝光装置的光瞳面内，在衬底上边复制曝光量监测图形，测定曝光量，并以照射所述照明光时，使通过所述投影曝光装置的光瞳面200上的所述曝光量监测图形的0次衍射光像211重心偏离光轴OA为特征的曝光量监测方法。
-
公开(公告)号：CN1444268A
公开(公告)日：2003-09-24
申请号：CN03119489.3
申请日：2003-03-12
Applicant: 株式会社东芝
IPC: H01L21/82
CPC classification number: H01L22/20 , H01L2924/0002 , H01L2924/00
Abstract: 一种用来决定在半导体集成电路器件的制造中使用的加工参数的方法，具备：根据加工参数信息对与半导体集成电路的设计布图对应的第1图案进行修正，得到第2图案的步骤；用上述加工参数信息，预测与上述第2图案对应而且应当用刻蚀加工在半导体晶片上边形成的第3图案的步骤；通过将上述第3图案与上述第1图案进行比较，得到评价值的步骤；判断上述评价值是否满足规定的条件的步骤；在上述评价值被判断为不满足规定的条件的情况下，变更上述加工参数信息的步骤。
-
公开(公告)号：CN1411034A
公开(公告)日：2003-04-16
申请号：CN02144071.9
申请日：2002-09-29
Applicant: 株式会社东芝
IPC: H01L21/00
CPC classification number: G03F1/36
Abstract: 一种由设计图形生成掩模图形的掩模图形制成方法，包括：直到前述设计图形的设计结束为止，制成修正库，该修正库记录有由前述设计图形的掩模蚀刻坐标组、和用于修正前述边缘坐标组的修正值组组成的对；获得设计结束后的设计图形的第一个边缘坐标组；将对应于与第一个边缘坐标组一致的边缘坐标组的修正值组记录到前述修正库中，或从该修正库中调出；在无记录的情况下，通过根据预先确定的修正参数进行的模拟，计算出第一边缘坐标组的修正值组；将由第一边缘坐标组和修正值组构成的对追加记录到前述修正库中；在有记录的情况下，从前述修正库中读取对应的修正值组；和根据计算出的修正值组、或读出的修正值组中的任何一个，对设计图形进行修正，生成掩模图形。
-
公开(公告)号：CN1379444A
公开(公告)日：2002-11-13
申请号：CN02119812.8
申请日：2002-03-29
Applicant: 株式会社东芝
IPC: H01L21/027 , H01L21/70 , G03F7/00
CPC classification number: G03F7/0035 , H01L21/0338 , H01L21/28123 , H01L21/32139 , H01L21/823456 , H01L21/823475 , H01L27/10873 , H01L27/10894 , H01L27/10897
Abstract: 一种半导体器件的制造方法,在被加工膜(3)上的硬掩模材料膜(4)上按曝光分辨极限尺寸形成抗蚀剂图案(5),将抗蚀剂图案(5)作为掩模加工材料膜(4),形成硬掩模图案(6),形成具有露出掩模图案(6)的选择区域(6a)的开口(7a),并覆盖非选择区域(6b)的抗蚀剂图案(7)。仅选择蚀刻加工并细化开口(7a)内露出的掩模图案部(6a),使用掩模图案(6)蚀刻加工被加工膜(3),形成具有曝光分辨极限尺寸宽度宽的图案部(8b)和分辨极限以下的细小的图案部(8a)的被加工膜图案(8)。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.032 seconds)
