-
公开(公告)号：CN100468623C
公开(公告)日：2009-03-11
申请号：CN01120876.7
申请日：2001-06-08
Applicant: 株式会社东芝
IPC: H01L21/027 , H01L21/30 , H01L21/31 , G03F7/20
CPC classification number: G03F7/70633 , G03F9/7076 , H01L2223/54453
Abstract: 在用第1、第2光掩模21、22，与器件图形一起，在晶片1上边依次形成对准标记41和第1、第2套刻偏差检查用标记42、43的情况下，这些标记都形成为具有器件图形的一部分或相同的尺寸、形状，因此，不论是对准标记41还是套刻偏差检查用标记42、43，都与器件图形同程度地具有起因于在器件图形复制时使用的曝光光学系统的象差的影响的位置偏差误差和起因于其后加工的位置偏差误差，其结果是可以正确地把握位置偏差量，可以实现高精度的对准和位置修正。
-
公开(公告)号：CN1329357A
公开(公告)日：2002-01-02
申请号：CN01120876.7
申请日：2001-06-08
Applicant: 株式会社东芝
IPC: H01L21/027 , H01L21/30 , H01L21/31 , G03F7/20
CPC classification number: G03F7/70633 , G03F9/7076 , H01L2223/54453
Abstract: 在用第1、第2光掩模21、22,与器件图形一起,在晶片1上边依次形成对准标记41和第1、第2套刻偏差检查用标记42、43的情况下,这些标记都形成为具有器件图形的一部分或相同的尺寸、形状,因此,不论是对准标记41还是套刻偏差检查用标记42、43,都与器件图形同程度地具有起因于在器件图形复制时使用的曝光光学系统的象差的影响的位置偏差误差和起因于其后加工的位置偏差误差,其结果是可以正确地把握位置偏差量,可以实现高精度的对准和位置修正。
-
公开(公告)号：CN104299892A
公开(公告)日：2015-01-21
申请号：CN201410343245.4
申请日：2014-07-18
Applicant: 株式会社东芝
IPC: H01L21/027
CPC classification number: C25D5/02 , C25D11/005 , C25D11/022 , C25D11/32 , G03F7/0002 , H01L21/027 , H01L21/0274
Abstract: 根据一个实施例，图案转印模具包括基体、第一和第二叠层体、第一和第二电极。基体包括：包括第一表面的基本单元，设置在第一表面上且具有第一侧表面的第一凸部，和设置在第一表面上、与所述第一凸部分开并且具有与第一侧表面相对的第二侧表面的第二凸部。第一叠层体设置在第一侧表面上，并且包括第一导电层和第一绝缘层。第二叠层体设置在第二侧表面上、与所述第一叠层体分开并且包括第二导电层和第二绝缘层。第一电极电连接到第一导电层中的至少一个上。第二电极电连接到第二导电层中的至少一个上。
-
公开(公告)号：CN100462667C
公开(公告)日：2009-02-18
申请号：CN200410062471.1
申请日：2004-07-08
Applicant: 株式会社东芝
CPC classification number: G03F7/705 , G03F1/44 , G03F7/70525 , G03F7/70616 , G03F7/70641
Abstract: 提供一种原版，可大幅度缩短半导体器件制造工序中光学系统校正所需的时间。原版包括：掩模衬底(1)；配置在掩模衬底(1)上的遮光膜(17)；设置于遮光膜(17)中的检查图形用开口(56a、56b、56c)及器件图形用开口(57)；在检查图形用开口(56a、56b、56c)中露出的包括分别设置在掩模衬底(1)上的非对称衍射光栅(222a、222b、222c)的检查图形(20a、20b、20c)；在检查图形用开口(56a、56b、56c)中露出的与掩模衬底(1)上检查图形(20a、20b、20c)分别相邻设置的对准标记(26a、26b、26c)；在器件图形用开口(57)中露出的设于掩模衬底(1)上的器件图形(15a、15b、15c)。
-
公开(公告)号：CN1719580A
公开(公告)日：2006-01-11
申请号：CN200510082642.1
申请日：2005-07-06
Applicant: 株式会社东芝
IPC: H01L21/027 , G03F7/20
CPC classification number: G03F7/70341
Abstract: 本发明提供一种元件的制造方法，其中包括，在基板上形成抗蚀剂膜，准备具备投影光学系统的曝光装置，准备形成掩模图形的光掩模，在所述曝光装置上，搭载形成所述抗蚀剂膜的基板及所述光掩模，为在所述抗蚀剂膜上形成潜像，以在所述抗蚀剂膜和所述投影光学系统之间，存在含有氧化性物质的溶液的状态，在所述抗蚀剂膜上复制形成在所述光掩模上的掩模图形，加热形成有所述潜像的抗蚀剂膜，显影所述加热的抗蚀剂膜。
-
Patent Agency Ranking
公开(公告)号：CN1417646A
公开(公告)日：2003-05-14
申请号：CN02149225.5
申请日：2002-11-06
Applicant: 株式会社东芝
IPC: G03F7/20
CPC classification number: G03F7/70516
Abstract: 提供一种能够以低成本、快速、高精度、并且容易地调查曝光装置的光学系统的状态的曝光装置的检查方法。在掩膜1上，形成由线宽度WT是0.15的线形状的第1掩膜图案4a、与该图案4a平行的线宽度WF是1.0μm的线形状的第2掩膜图案组成的掩膜图案4。在曝光装置5的二次光源面一侧上配置照明孔径12，照明光源6从光轴16开始以实际上偏移0.3σ的偏轴状态照明掩膜1，在把各图案4a、4b的像曝光投影在半导体基片13上的光致抗蚀剂17上进行复制后，显影形成第1以及第2抗蚀剂图案14a、14b。测定各抗蚀剂图案14a、14b的相对距离D1W，求出和各掩膜图案4a、4b的相对距离D1M的差，求出半导体基片13的散焦量d。
-
公开(公告)号：CN100413027C
公开(公告)日：2008-08-20
申请号：CN200510082642.1
申请日：2005-07-06
Applicant: 株式会社东芝
IPC: H01L21/027 , G03F7/20
CPC classification number: G03F7/70341
Abstract: 本发明提供一种元件的制造方法，其中包括，在基板上形成抗蚀剂膜，准备具备投影光学系统的曝光装置，准备形成掩模图形的光掩模，在所述曝光装置上，搭载形成所述抗蚀剂膜的基板及所述光掩模，为在所述抗蚀剂膜上形成潜像，以在所述抗蚀剂膜和所述投影光学系统之间，存在含有氧化性物质的溶液的状态，在所述抗蚀剂膜上复制形成在所述光掩模上的掩模图形，加热形成有所述潜像的抗蚀剂膜，显影所述加热的抗蚀剂膜。
-
公开(公告)号：CN1277152C
公开(公告)日：2006-09-27
申请号：CN200410057380.9
申请日：2004-08-26
Applicant: 株式会社东芝
CPC classification number: G03F7/70641 , B64D47/08 , G03F1/32
Abstract: 提供在半导体器件制造工序中可以大幅度地缩短光学系统的修正所需要的时间的原版。该原版具备：掩模基板(1)，配置在掩模基板(1)上的遮光膜(17)，设置在遮光膜(17)上的检查图形用开口(56a、56b、56c)和器件图形用开口(57)，具备在检查图形用开口(56a、56b、56c)中露出来的掩模基板(1)上分别设置的非对称衍射光栅(222a、222b、222c)中的每一者的检查图形(20a、20b、20c)，在检查图形用开口(56a、56b、56c)中露出来的掩模基板(1)上分别与检查图形(20a、20b、20c)相邻地设置的对准标记(26a、26b、26c)，在器件图形用开口(57)中露出来的掩模基板(1)上设置的器件图形(15a、15b、15c)。
-
公开(公告)号：CN1261823C
公开(公告)日：2006-06-28
申请号：CN02149225.5
申请日：2002-11-06
Applicant: 株式会社东芝
IPC: G03F7/20
CPC classification number: G03F7/70516
Abstract: 提供一种能够以低成本、快速、高精度、并且容易地调查曝光装置的光学系统的状态的曝光装置的检查方法。在掩膜1上，形成由线宽度WT是0.15的线形状的第1掩膜图案4a、与该图案4a平行的线宽度WF是1.0μm的线形状的第2掩膜图案组成的掩膜图案4。在曝光装置5的二次光源面一侧上配置照明孔径12，照明光源6从光轴16开始以实际上偏移0.3σ的偏轴状态照明掩膜1，在把各图案4a、4b的像曝光投影在半导体基片13上的光致抗蚀剂17上进行复制后，显影形成第1以及第2抗蚀剂图案14a、14b。测定各抗蚀剂图案14a、14b的相对距离D1W，求出和各掩膜图案4a、4b的相对距离D1M的差，求出半导体基片13的散焦量d。
-
公开(公告)号：CN1224834C
公开(公告)日：2005-10-26
申请号：CN03102390.8
申请日：2003-02-12
Applicant: 株式会社东芝
IPC: G01M11/02 , H01L21/027 , G03F7/20
CPC classification number: G02B27/4233 , G02B27/0025
Abstract: 本发明的方法包含：将照明光一并照射到形成有衍射格子的光掩膜的有限区域，使该照明光入射到形成在光掩膜上的衍射格子上产生的衍射光入射到投影光学系统，把从该投影光学系统射出的0次衍射光以及1次衍射光，投影在与上述二次光源共轭的测定面上，测定从上述二次光源内的任意一个点光源发出的光线入射到上述衍射格子中发生的0次衍射光以及1次衍射光在上述测定面上的投影位置的位置关系的步骤；在上述光线的光轴方向位置和上述测定面不同的第2测定面上测定上述位置关系的步骤；根据求得的位置关系，求出与用于上述位置关系的测定的光线有关的光线像差的步骤。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.021 seconds)
