-
公开(公告)号：CN102456386B
公开(公告)日：2014-02-19
申请号：CN201110081024.0
申请日：2011-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/067 , G11C7/12 , G11C11/419
Abstract: 一种具有单端读出电路的存储器，包括位线、与位线连接的存储器单元及预充电电路。预充电电路对位线预充电至电源电压和地之间的预充电电压。本发明还提供了一种存储器单端读出电路。
-
公开(公告)号：CN102403312B
公开(公告)日：2013-09-11
申请号：CN201110274859.8
申请日：2011-09-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06F17/5068 , G06F17/5081 , G06F2217/12 , H01L27/0207 , H01L27/088 , Y02P90/265
Abstract: 本发明公开一种位于基板上的元件区域以及设计元件布局的方法，本发明所公开的电路布局，元件结构，以及各种相关技术运用虚拟元件(dummy device)使边缘结构中虚拟元件的扩散区域(diffusion region)获得延伸，并允许设计规则所禁止的虚拟元件架构。延伸扩散区域可解决或改善扩散长度(length of diffusion，LOD)及边缘效应(edge effect)所产生的问题。再者，在边缘元件旁放置一虚拟元件的栅极结构后，只需再增加一虚拟结构于该虚拟元件旁，为半导体芯片节省宝贵的使用面积。因此，利用延伸虚拟元件的扩散区域以及允许设计规则所禁止的架构不但可解决或改善扩散长度及边缘效应所产生的问题，同时更不影响布局面积及生产良率。
-
公开(公告)号：CN103226968A
公开(公告)日：2013-07-31
申请号：CN201210545840.7
申请日：2012-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
CPC classification number: G11C7/12 , G11C7/106 , G11C7/1087 , G11C7/18 , G11C11/419 , G11C2207/005
Abstract: 本发明涉及存储器及其操作方法，其中，一种存储器包括多个存储块、多条全局位线、公共预充电电路以及选择电路。每个存储块都包括一对位线以及连接至一对位线的多个存储单元。每条全局位线都连接至至少一个存储块。预充电电路被配置为一次将一条全局位线预充电至预充电电压。选择电路连接在预充电电路和全局位线之间，并且被配置为一次将一条全局位线连接至预充电电路。
-
公开(公告)号：CN101923893B
公开(公告)日：2013-07-10
申请号：CN201010202895.9
申请日：2010-06-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李政宏
IPC: G11C11/413
CPC classification number: G11C8/16 , G11C11/412
Abstract: 一种静态随机存取存储器阵列，包括一第一、第二SRAM单元，上述第一SRAM单元具有一第一读取端口和一第一写入端口；上述第二SRAM单元具有一第二读取端口和一第二写入端口。上述第一、第二SRAM单元位于相同的行并且沿着行方向排列。一第一字元线耦接至上述第一SRAM单元，一第二字元线耦接上述上述第二SRAM单元，一读取位元线耦接上述第一、第二SRAM单元，其中上述读取位元线沿着列方向展开并且垂直于行方向，一写入位元线耦接上述第一、第二SRAM单元。减少SRAM单元的芯片使用面积，却仍然能保留着8T双端口SRAM单元的优势，改良后的正电源供应电压最小值与改良后静态噪声边线SNM仍保留着。
-
公开(公告)号：CN102646440A
公开(公告)日：2012-08-22
申请号：CN201210033496.3
申请日：2012-02-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/06
Abstract: 一种电路，包括：第一反相器，包括第一PMOS晶体管和第一NMOS晶体管；第二反相器，包括第二PMOS晶体管和第二NMOS晶体管；第一节点，连接至第一PMOS晶体管和第一NMOS晶体管的栅极以及第二PMOS晶体管和第二NMOS晶体管的漏极；第二节点，连接至第二PMOS晶体管的栅极和第二NMOS晶体管的栅极以及第一PMOS晶体管的漏极和第一NMOS晶体管的漏极；第一电容器，具有第一电容，连接至第一节点；以及第二电容器，具有第二电容，连接至第二节点，其中，第二电容大于第一电容。本发明还提出了一种非对称读出放大器设计。
-
Patent Agency Ranking
公开(公告)号：CN102148052A
公开(公告)日：2011-08-10
申请号：CN201010243661.9
申请日：2010-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C7/12
Abstract: 本发明提供一种电路装置，包括一区域控制电路，具有一电平偏移器，其中该电平偏移器将该第一地址信号由一第一电压电平偏移至一第二电压电平，以回应所接受的一第一地址信号，该区域控制电路可提供一准偏移过的第一地址信号；以及一字线驱动器，具有至少一输入以及一输出，该至少一输入用以接收多个地址信号，其中该至少一输入包括一第一输入，用以耦接至该区域控制电路以接收该准偏移过的第一地址信号，而该输出电性耦接至一存储器单元阵列的一字线。本发明透过在区域控制电路上使用电平偏移器，可减少双电源存储器装置中使用电平偏移器的数量。
-
公开(公告)号：CN101154658B
公开(公告)日：2011-06-08
申请号：CN200710102547.2
申请日：2007-05-14
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李政宏
IPC: H01L27/02 , H01L23/528
CPC classification number: H01L27/0207 , H01L27/105
Abstract: 本发明公开集成电路芯片，有数个模块单元，该芯片包含第一模块单元，有第一金属层，其中包含至少两彼此独立的电源线。该芯片也包含第二模块单元，并置于该第一模块单元，也有该第一金属层，其中包含至少两彼此独立的电源线。其中，在该第一金属层供该第一模块单元使用的所有所述电源线没有延伸至该第二模块单元，而在该第一金属层供该第二模块单元使用的所有所述电源线也没有延伸至该第一模块单元。
-
公开(公告)号：CN100499120C
公开(公告)日：2009-06-10
申请号：CN200610160476.7
申请日：2006-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/00 , H01L27/105 , H01L27/108 , G11C5/02
CPC classification number: G06F17/5045 , G06F17/5068
Abstract: 本发明提供一种存储器宏及电路布局产生方法。其中该电路布局产生方法，适用于使用存储器编译器产生电路布局，包括：产生第一组单元，设置于该电路布局的第一区域；以及产生第二组单元，设置于该第一区域的边缘，该第二组单元为可操作的且与该第一组单元具有不同的物理尺寸，由此强化依据此电路布局所制造出的装置。该存储器宏，包括第一组单元，设置于存储模块的第一区域，以及第二组单元，设置于第一区域的边缘，第二组单元为可操作的且与第一组单元具有不同的物理尺寸，由此改善位于存储模块的边缘单元的坚固性。本发明可以改善电子装置的性能及合格率。
-
公开(公告)号：CN101114518A
公开(公告)日：2008-01-30
申请号：CN200610172771.4
申请日：2006-12-26
Applicant: 台湾积体电路制造股份有限公司
Inventor： 李政宏
IPC: G11C11/412 , H01L27/12 , H01L27/11 , H01L23/522 , G11C11/416
CPC classification number: H01L27/1104 , G11C11/412 , H01L27/11 , H01L2924/0002 , H01L2924/00
Abstract: 本发明揭示一种改良式静态随机存取存储器(SRAM)单元及其操作方法。SRAM单元包括四个原始的晶体管，例如一对传送栅晶体管与一对拉升晶体管。SRAM单元亦包括借由埋藏绝缘层下方的P型井的接触以形成一对寄生晶体管，而使P型井为栅控端；因此，上述埋藏绝缘层如同寄生晶体管的栅极绝缘体。本发明提供了多种优于传统技术的益处，包括较小的装置区域。此广为接受的绝缘层上硅工艺技术可被使用于发展SRAM装置。
-
公开(公告)号：CN119943116A
公开(公告)日：2025-05-06
申请号：CN202410820798.8
申请日：2024-06-24
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种记忆体电路及其操作方法，记忆体电路包括：包含多个记忆体单元的一记忆体阵列，所述多个记忆体单元在多个字线上方且沿着一位元线配置；及一控制器，其操作性地耦接至该记忆体阵列且包含一RC侦测器。该RC侦测器用以在一第二追踪信号过渡至上升之后且在一第三追踪信号过渡至上升之前使一第一追踪信号下降的一时序提前。该第一追踪信号传导穿过一第一追踪接线，该第二追踪信号经提供以传导穿过一第二追踪接线，且该第三追踪信号传导穿过该第二追踪接线。
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.036 seconds)
