-
公开(公告)号：CN107134295A
公开(公告)日：2017-09-05
申请号：CN201710066100.8
申请日：2017-02-06
Applicant: 三星电子株式会社
IPC: G11C29/56
CPC classification number: G06F1/20 , G06F11/073 , G06F11/3037 , G06F11/3051 , G06F11/321 , G06F12/16 , G11C29/56
Abstract: 本发明提供一种存储器诊断系统。所述存储器诊断系统包括存储器装置和服务器。存储器装置包括：存储器模块，被配置为响应于参数控制信号调整操作参数；存储器控制器，被配置为响应于反馈信号生成参数控制信号；存储器状态监视器，被配置为监视存储器模块，以生成包括关于存储器模块的状态的信息的信息信号。服务器被配置为响应于信息信号生成反馈信号。
-
公开(公告)号：CN104051016A
公开(公告)日：2014-09-17
申请号：CN201410099431.8
申请日：2014-03-17
Applicant: 三星电子株式会社
IPC: G11C16/26
Abstract: 本发明提供一种非易失性存储装置、读取数据方法、存储系统及操作方法。在从非易失性存储装置读取数据的方法中，通过将第一读取电压施加到第一字线来执行针对结合到第一字线的存储单元的第一读取操作。执行第一读取重试操作以获得最佳读取电平而不管或不依赖于通过第一读取操作读取的数据是否是可纠错的，并存储所述最佳读取电平以使用所述最佳读取电平来执行随后的第二读取操作。也公开了相关方法和装置。
-
公开(公告)号：CN110010187B
公开(公告)日：2024-09-17
申请号：CN201811409219.1
申请日：2018-11-23
Applicant: 三星电子株式会社
Inventor： 金经纶
Abstract: 本申请提供了一种半导体存储器装置及其操作方法。所述半导体存储器装置具有存储器单元阵列和修复控制电路。存储器单元阵列包括正常单元区和冗余单元区，正常单元区包括多个正常区组，冗余单元区被构造为替代正常单元区的失效的存储器单元。修复控制电路被构造为：基于输入地址从所述多个正常区组中确定目标正常区组，基于目标正常区组从多个失效地址中提取目标失效地址，以及基于目标失效地址和输入地址控制修复操作。
-
公开(公告)号：CN115995250A
公开(公告)日：2023-04-21
申请号：CN202211267255.5
申请日：2022-10-17
Applicant: 三星电子株式会社
IPC: G11C11/4096
Abstract: 提供半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括存储器单元阵列以及多个数据输入/输出(I/O)引脚。所述多个数据I/O引脚被配置为接收将被存储在存储器单元阵列中的写入数据或输出存储在存储器单元阵列中的读取数据。所述半导体存储器装置被配置为执行突发操作，在突发操作中，基于从外部存储器控制器接收的单个命令，包括多个数据位的单个数据集通过所述多个数据I/O引脚而被输入或输出。所述多个数据I/O引脚的数量对应于不是二的乘方的整数。表示突发操作的单位的突发长度对应于不是二的乘方的整数。
-
公开(公告)号：CN115048041A
公开(公告)日：2022-09-13
申请号：CN202210215950.0
申请日：2022-03-07
Applicant: 三星电子株式会社
Abstract: 公开了一种与存储器控制器通信的存储器设备的操作方法，该方法包括：从存储器控制器接收第一命令，该第一命令指示数据时钟信号的同步的启动并且定义对应于该同步的时钟部分；在准备时间段期间准备数据时钟信号的转换；基于以参考频率转换的数据时钟信号处理第一数据流；以及基于以参考频率转换并且针对所定义的第一时钟部分的时段扩展的数据时钟信号处理第二数据流。
-
Patent Agency Ranking
公开(公告)号：CN112216332A
公开(公告)日：2021-01-12
申请号：CN202010429014.0
申请日：2020-05-20
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列，所述存储器单元阵列包括：多个段，设置在多个行块和多个列块的对应的交叉点处，每个行块包括结合到字线和位线的多个动态存储器单元；行解码器，响应于行地址，激活第一行块的第一字线；基于第一熔丝信息确定第一行块是否是主块以及确定第二行块是否被映射为主块的从属；激活第二行块的第二字线并输出行块信息信号；和列解码器，基于列地址、行块信息信号和第二熔丝信息访问结合到第一字线的多个第一存储器单元的部分或结合到第二字线的多个第二存储器单元的部分。
-
公开(公告)号：CN111352881A
公开(公告)日：2020-06-30
申请号：CN201911130434.2
申请日：2019-11-18
Applicant: 三星电子株式会社
IPC: G06F13/40
Abstract: 提供了一种信号发送和接收设备、存储器件及操作它们的方法。所述信号发送和接收设备包括：第一片上端接电路，所述第一片上端接电路连接到通过其发送或接收第一信号的第一引脚，当所述第一片上端接电路被启用时，所述第一片上端接电路被配置为将第一端接电阻提供给与所述第一引脚连接的信号线；第二片上端接电路，所述第二片上端接电路连接到通过其发送或接收第二信号的第二引脚，当所述第二片上端接电路被启用时，所述第二片上端接电路被配置为将第二端接电阻提供给与所述第二引脚连接的信号线；以及片上端接控制电路，所述片上端接控制电路被配置为：独立地控制所述第一片上端接电路和所述第二片上端接电路中的每一个的启用时间和停用时间。
-
公开(公告)号：CN110322923A
公开(公告)日：2019-10-11
申请号：CN201910246502.5
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: G11C29/44
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。一种方法包括：将第一存储器块的第一列常规存储器单元中的第一常规存储器单元的地址替换为目标地址，所述目标地址是第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址；并且将第一存储器块的第二列常规存储器单元中的第二常规存储器单元的地址重新分配给所述至少一个冗余块中的第一冗余块的第一冗余存储器单元的地址。
-
公开(公告)号：CN110120243A
公开(公告)日：2019-08-13
申请号：CN201910004034.0
申请日：2019-01-03
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 公开了半导体存储器装置、操作其的方法以及存储器系统。所述半导体存储器装置包括：存储器单元阵列、纠错码引擎、输入/输出选通电路以及控制逻辑电路。存储器单元阵列包括多个存储体阵列，每个存储体阵列包括动态存储器单元。响应于访问地址和命令，控制逻辑电路生成用于控制输入/输出选通电路的第一控制信号和用于控制纠错码引擎的第二控制信号。控制逻辑电路响应于第一命令控制纠错码引擎对将被存储在至少一个存储体阵列的第一页中的写入数据执行s位纠错码编码，并响应于第二命令控制纠错码引擎对从第一页读取的第一码字执行t位纠错码解码。
-
公开(公告)号：CN109754830A
公开(公告)日：2019-05-14
申请号：CN201811285149.3
申请日：2018-10-31
Applicant: 三星电子株式会社
IPC: G11C7/12 , G11C7/18 , G11C11/4091 , G11C11/4097
Abstract: 公开了半导体存储器设备，包括：单元阵列，其包括第一行块和第二行块；位线感测放大器块，其感测存储在第一行块或第二行块中的数据；局部感测放大器，其锁存从位线感测放大器块传送的感测的数据；以及开关，其响应于选择信号将局部感测放大器与第一全局数据线和第二全局数据线中的所选择的全局数据线连接。第二行块可以位于单元阵列的边缘处，并且当第一行块被激活时，开关将局部感测放大器与第一全局数据线连接，并且当第二行块被激活时，开关将局部感测放大器与第二全局数据线连接。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.033 seconds)
