-
公开(公告)号：CN108206033B
公开(公告)日：2023-05-16
申请号：CN201711074876.0
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: G11C5/06
Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。
-
公开(公告)号：CN109841239A
公开(公告)日：2019-06-04
申请号：CN201811302348.0
申请日：2018-11-02
Applicant: 三星电子株式会社
IPC: G11C7/06 , G11C7/10 , G11C11/4093
Abstract: 提供了一种存储装置及其操作方法。所述存储装置可以包括第一数据线驱动器电路，所述第一数据线驱动器电路基于与第一数据线相关联的第一代码和第二代码来生成第一基准电压组，并基于所述第一基准电压组来确定通过所述第一数据线接收的第一输入数据的比特值。第二数据线驱动器电路可以类似地生成第二基准电压组。这些基准电压可以具有基于判决反馈均衡(DFE)技术的水平，以减少由符号间干扰引起的比特错误。
-
-
-
公开(公告)号：CN109256172B
公开(公告)日：2023-09-19
申请号：CN201810763620.9
申请日：2018-07-12
Applicant: 三星电子株式会社
Abstract: 存储器设备包括输出引脚、模式寄存器、信号生成器，被配置为响应于来自模式寄存器的第一和第二控制信号生成包括随机数据样式和保持数据样式中的一个的检测时钟输出信号，并通过输出引脚输出检测时钟输出信号。随机数据样式包括由存储器设备生成的伪随机数据。保持数据样式是预先存储在存储器设备中的固定样式。检测时钟输出信号被用于时钟和数据恢复操作。
-
Patent Agency Ranking
公开(公告)号：CN116741226A
公开(公告)日：2023-09-12
申请号：CN202211639221.4
申请日：2022-12-19
Applicant: 三星电子株式会社
IPC: G11C11/408
Abstract: 提供半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括：存储器单元阵列、行解码器和时序/电压控制电路。存储器单元阵列通过一个或多个行块标识位被划分为多个行块，并且所述多个行块中的每个包括在第一方向上布置的子阵列块。行地址包括所述一个或多个行块标识位。行解码器响应于行地址来激活结合到第一存储器单元的第一字线，激活结合到第二存储器单元的第二字线，并且输出行块信息信号。时序/电压控制电路基于行块信息信号根据在与第一方向交叉的第二方向上距参考位置的距离来调整对第一存储器单元和第二存储器单元进行的存储器操作的操作区间和操作电压中的至少一个。
-
公开(公告)号：CN109901665A
公开(公告)日：2019-06-18
申请号：CN201811388365.0
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: G06F1/08
Abstract: 一种用于调整时钟频率的存储系统，该存储系统包括逻辑电路和锁相环(PLL)电路。逻辑电路使用第一信号确定第一时钟的第一频率并且生成用于调整第一时钟的第一频率的第二信号。锁相环电路接收第二时钟并且使用第二时钟和第二信号生成具有由逻辑电路确定的第一频率的第一时钟。当第二时钟的第二频率变化时，逻辑电路确定第一时钟的第一频率，使得由锁相环电路生成的第一时钟的第一频率基本不变化，并且基于具有由第二信号调整的第一频率的第一时钟运行。
-
公开(公告)号：CN109901665B
公开(公告)日：2023-06-13
申请号：CN201811388365.0
申请日：2018-11-21
Applicant: 三星电子株式会社
IPC: G06F1/08
Abstract: 一种用于调整时钟频率的存储系统，该存储系统包括逻辑电路和锁相环(PLL)电路。逻辑电路使用第一信号确定第一时钟的第一频率并且生成用于调整第一时钟的第一频率的第二信号。锁相环电路接收第二时钟并且使用第二时钟和第二信号生成具有由逻辑电路确定的第一频率的第一时钟。当第二时钟的第二频率变化时，逻辑电路确定第一时钟的第一频率，使得由锁相环电路生成的第一时钟的第一频率基本不变化，并且基于具有由第二信号调整的第一频率的第一时钟运行。
-
公开(公告)号：CN115048041A
公开(公告)日：2022-09-13
申请号：CN202210215950.0
申请日：2022-03-07
Applicant: 三星电子株式会社
Abstract: 公开了一种与存储器控制器通信的存储器设备的操作方法，该方法包括：从存储器控制器接收第一命令，该第一命令指示数据时钟信号的同步的启动并且定义对应于该同步的时钟部分；在准备时间段期间准备数据时钟信号的转换；基于以参考频率转换的数据时钟信号处理第一数据流；以及基于以参考频率转换并且针对所定义的第一时钟部分的时段扩展的数据时钟信号处理第二数据流。
-
公开(公告)号：CN108206033A
公开(公告)日：2018-06-26
申请号：CN201711074876.0
申请日：2017-11-03
Applicant: 三星电子株式会社
IPC: G11C5/06
CPC classification number: H01L23/5225 , G11C7/06 , G11C7/1057 , G11C11/4087 , G11C11/4091 , G11C11/4097 , H01L23/50 , H01L23/5226 , H01L23/5286 , H01L23/552 , H01L24/06 , H01L24/20 , H01L2224/02331 , H01L2224/02373 , H01L2224/02375 , H01L2224/02379 , H01L2224/02381 , H01L2224/04105 , H01L2224/06155 , H01L2224/06159 , H01L2224/12105 , H01L2924/18162 , H01L2924/3025 , G11C5/063
Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.022 seconds)
