公开(公告)号：CN108206033B

公开(公告)日：2023-05-16

申请号：CN201711074876.0

申请日：2017-11-03

Applicant: 三星电子株式会社

Inventor： 金荣柱 ,  金秀娥 ,  金洙荣 ,  元民佑 ,  元福渊 ,  权志锡 ,  金荣浩 ,  柳志学 ,  尹炫喆 ,  李硕宰 ,  韩相根 ,  姜雄大 ,  权赫准 ,  李范在

IPC: G11C5/06

Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。

公开(公告)号：CN114446908A

公开(公告)日：2022-05-06

申请号：CN202111004796.4

申请日：2021-08-30

Applicant: 三星电子株式会社

Inventor： 金勇烨 ,  吴世一 ,  金恩知 ,  朴光郁 ,  柳志学

IPC: H01L23/48 ,  H01L23/544

Abstract: 一种用于套刻测量的硅通孔(TSV)标记包括：第一TSV，在与衬底的顶表面垂直的第一方向上延伸穿过衬底的至少一部分；以及至少一个环形图案，在与衬底的顶表面平行的第二方向上与第一TSV分开并围绕第一TSV，至少一个环形图案布置在沿第一方向比第一TSV的顶表面低的层中，其中，内测量点对应于第一TSV，外测量点对应于至少一个环形图案，并且内测量点和外测量点被布置为提供对TSV的套刻测量。

公开(公告)号：CN108206033A

公开(公告)日：2018-06-26

申请号：CN201711074876.0

申请日：2017-11-03

Applicant: 三星电子株式会社

Inventor： 金荣柱 ,  金秀娥 ,  金洙荣 ,  元民佑 ,  元福渊 ,  权志锡 ,  金荣浩 ,  柳志学 ,  尹炫喆 ,  李硕宰 ,  韩相根 ,  姜雄大 ,  权赫准 ,  李范在

IPC: G11C5/06

CPC classification number: H01L23/5225 ,  G11C7/06 ,  G11C7/1057 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4097 ,  H01L23/50 ,  H01L23/5226 ,  H01L23/5286 ,  H01L23/552 ,  H01L24/06 ,  H01L24/20 ,  H01L2224/02331 ,  H01L2224/02373 ,  H01L2224/02375 ,  H01L2224/02379 ,  H01L2224/02381 ,  H01L2224/04105 ,  H01L2224/06155 ,  H01L2224/06159 ,  H01L2224/12105 ,  H01L2924/18162 ,  H01L2924/3025 ,  G11C5/063

Abstract: 一种包括存储器单元阵列区域的存储器件包括：形成在存储器单元阵列区域的第一列导电层中并在列方向上延伸的列选择信号线，形成在存储器单元阵列区域中与第一列导电层不同的第二列导电层中并且在列方向上延伸的全局输入输出数据线，以及形成在存储器单元阵列区域中第一列导电层和第二列导电层之间的屏蔽导电层中的电源线。通过在不同列导电层中形成列选择信号线和全局输入输出数据线并在列导电层之间的屏蔽导电层中形成电源线，可以减少信号线和电源线中的噪声，并且可以增强存储器件的性能。