-
公开(公告)号：CN112652628A
公开(公告)日：2021-04-13
申请号：CN202010802422.6
申请日：2020-08-11
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578
Abstract: 提供了一种存储装置。所述存储装置包括：衬底；堆叠结构，所述堆叠结构包括沿垂直方向在所述衬底上交替堆叠的多个栅极层和多个层间绝缘层，所述堆叠结构包括成行的切口，每个所述切口沿第一水平方向延伸并且被配置为分割所述多个栅极层，所述切口彼此分开并且在所述堆叠结构的单元区域中沿所述第一水平方向布置；以及成行的沟道结构，所述沟道结构在所述单元区域中沿所述第一水平方向布置，每个所述沟道结构在所述垂直方向上延伸以穿透所述多个栅极层。
-
公开(公告)号：CN109786388A
公开(公告)日：2019-05-21
申请号：CN201811328641.4
申请日：2018-11-09
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L21/762
CPC classification number: H01L27/11582 , H01L21/31111 , H01L27/11556 , H01L27/1157 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926
Abstract: 提供一种垂直型半导体器件及其制造方法。所述垂直型半导体器件包括：衬底，所述衬底具有多个沟槽；支撑图案，所述支撑图案填充所述多个沟槽并且从所述衬底的顶表面突出；半导体层，所述半导体层设置在所述衬底上，并且填充所述支撑图案之间的空间；堆叠结构，所述堆叠结构设置在所述支撑图案和所述半导体层上，并且包括交替和重复堆叠的多个绝缘层和多个第一导电图案；以及多个沟道结构，所述多个沟道结构穿透所述堆叠结构和所述半导体层，并延伸到所述支撑图案中。每个沟道结构包括沟道层。所述沟道层的至少一部分与所述半导体层接触。
-
-
公开(公告)号：CN108461502A
公开(公告)日：2018-08-28
申请号：CN201810153746.4
申请日：2018-02-22
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157
Abstract: 本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括垂直地穿过三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构，并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。
-
公开(公告)号：CN107425004A
公开(公告)日：2017-12-01
申请号：CN201710223451.5
申请日：2017-04-07
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11521 , H01L27/11578 , H01L27/11568
CPC classification number: H01L27/11565 , H01L27/11575 , H01L27/11582 , H01L27/11551 , H01L27/11521 , H01L27/11568 , H01L27/11578
Abstract: 本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。
-
Patent Agency Ranking
公开(公告)号：CN118943171A
公开(公告)日：2024-11-12
申请号：CN202410565769.1
申请日：2024-05-09
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/06 , H01L29/10 , H01L29/08 , H10B80/00
Abstract: 一种垂直存储器件可以包括：在基板上的公共源极板，包括第一区域和第二区域；栅极图案结构，在公共源极板上并从第一区域延伸到第二区域，其中栅极图案结构包括栅极图案和第一绝缘层，其中相邻的栅极图案结构彼此间隔开；第一分隔图案，填充在第一区域上在相邻的栅极图案结构之间的第一开口；第二分隔图案，填充在第二区域上在相邻的栅极图案结构之间的第二开口，其中第二分隔图案中的至少一个连接到第一分隔图案中的至少一个，以及其中第二分隔图案具有与第一分隔图案的形状不同的形状；以及沟道结构，穿过在第一区域上的栅极图案结构。
-
公开(公告)号：CN108461502B
公开(公告)日：2024-01-19
申请号：CN201810153746.4
申请日：2018-02-22
Applicant: 三星电子株式会社
Abstract: 本公开提供了三维半导体存储器件。一种三维半导体存储器件可以包括垂直地穿过三维半导体存储器件的单元阵列区域中的堆叠结构的上结构和下结构的垂直沟道结构。垂直沟道结构可以具有在垂直沟道结构中的上结构与下结构相遇的水平面处具有台阶轮廓的侧壁。垂直虚设结构可以在该三维半导体存储器件的连接区域中垂直地穿过由上结构和下结构限定的阶梯结构，并且垂直虚设结构可以具有在上结构与下结构相遇的水平面处具有平坦轮廓的侧壁。
-
公开(公告)号：CN117337042A
公开(公告)日：2024-01-02
申请号：CN202311092083.7
申请日：2019-04-26
Applicant: 三星电子株式会社
Abstract: 一种三维(3D)半导体存储器件包括：源极结构，设置在水平半导体层上，并包括顺序地堆叠在水平半导体层上的第一源极导电图案和第二源极导电图案；电极结构，包括垂直堆叠在源极结构上的多个电极；以及穿透电极结构和源极结构的垂直半导体图案，其中垂直半导体图案的侧壁的一部分与源极结构接触。第一源极导电图案包括不连续界面，不连续界面在水平半导体层的顶表面与第二源极导电图案的底表面之间的水平处。
-
公开(公告)号：CN107425004B
公开(公告)日：2023-09-05
申请号：CN201710223451.5
申请日：2017-04-07
Applicant: 三星电子株式会社
Abstract: 本发明提供一种垂直存储器件，该垂直存储器件包括在基板上的沟道、栅线和切割图案。沟道在基本上垂直于基板的上表面的第一方向上延伸。栅线在第一方向上彼此间隔开。每条栅线围绕沟道并在基本上平行于基板的上表面的第二方向上延伸。切割图案包括在第二方向上延伸并切割栅线的第一切割部分以及交叉第一切割部分并与第一切割部分合并的第二切割部分。
-
公开(公告)号：CN108389865B
公开(公告)日：2023-02-03
申请号：CN201810105509.0
申请日：2018-02-02
Applicant: 三星电子株式会社
IPC: H10B43/27 , H10B43/35 , H01L29/792
Abstract: 一种三维半导体存储器件包括包含单元阵列区域和接触区域的衬底、包含顺序地堆叠在衬底上的栅电极的堆叠结构、穿透堆叠结构的垂直结构、以及连接到接触区域中的栅电极的端部的单元接触插塞。栅电极的端部的上表面相对于单元阵列区域中的衬底的上表面具有锐角。
-
-
-
-
-
-
-
-
-
Search Results
52
records
(took 0.029 seconds)
