-
公开(公告)号：CN115939139A
公开(公告)日：2023-04-07
申请号：CN202211159315.1
申请日：2022-09-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了晶体管器件。一种晶体管器件包括衬底。该晶体管器件包括在衬底上具有下栅极和下沟道区的下晶体管。该晶体管器件包括具有上栅极和上沟道区的上晶体管。下晶体管在上晶体管和衬底之间。晶体管器件包括隔离区，该隔离区将下晶体管的下沟道区与上晶体管的上沟道区分开。此外，下晶体管的下栅极接触上晶体管的上栅极。还提供了形成晶体管器件的相关方法。
-
公开(公告)号：CN115911040A
公开(公告)日：2023-04-04
申请号：CN202210869022.6
申请日：2022-07-22
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/78
Abstract: 一种半导体装置包括：包括第一区域和第二区域的衬底，分别在第一区域和第二区域中的第一有源图案和第二有源图案；第一源极/漏极图案和包括第一半导体图案的第一沟道图案；第二源极/漏极图案和包括第二半导体图案的第二沟道图案；分别在第一沟道图案和第二沟道图案上的第一栅电极和第二栅电极；以及第一栅极电介质层和第二栅极电介质层。第一栅极电介质层包括在第一沟道图案和第一栅电极之间的第一界面层，以及第一高k电介质层。第二栅极电介质层包括在第二沟道图案和第二栅电极之间的第二界面层和第二高k电介质层。第一高k电介质层的厚度大于第二高k电介质层的厚度。第一半导体图案的厚度小于第二半导体图案的厚度。
-
公开(公告)号：CN115881691A
公开(公告)日：2023-03-31
申请号：CN202210839129.6
申请日：2022-07-15
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L27/02 , H01L27/088
Abstract: 公开了三维半导体器件及其制造方法。所述器件包括：第一有源区，在衬底上，并且包括第一源/漏图案和被连接到所述第一源/漏图案的第一沟道图案；第一有源接触部，在所述第一源/漏图案上；第二有源区，在所述第一有源区和所述第一有源接触部上，并且包括第二源/漏图案和被连接到所述第二源/漏图案的第二沟道图案；第二有源接触部，在所述第二源/漏图案上；栅电极，所述栅电极从所述第一沟道图案朝着所述第二沟道图案竖直地延伸；第一电力线和第二电力线，在所述第一有源区下方；以及第一金属层，在所述栅电极和所述第二有源接触部上。
-
公开(公告)号：CN115775800A
公开(公告)日：2023-03-10
申请号：CN202211083664.X
申请日：2022-09-06
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/08 , H01L23/528 , H01L23/48 , H01L21/8234
Abstract: 一种半导体器件，包括第一器件和第二器件，第一器件包括第一有源区、以及在其上的第一结构至第三结构，第二器件包括第二有源区、与第二有源区相交的栅结构、以及源/漏区，该源/漏区包括在第二有源区上的具有第一类型导电性的下源/漏区、在下源/漏区上的源/漏区间绝缘层、以及在源/漏区间绝缘层上并具有第二类型导电性的上源/漏区。第一结构包括第一下杂质区和第一上杂质区。第二结构包括具有第一类型导电性的第二下杂质区、杂质区间绝缘层、以及具有第二类型导电性的第二上杂质区。第三结构包括具有第二类型导电性的第三下杂质区和第三上杂质区，第三上杂质区的杂质浓度高于第三下杂质区的杂质浓度。
-
公开(公告)号：CN115706111A
公开(公告)日：2023-02-17
申请号：CN202210510469.4
申请日：2022-05-11
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L27/092 , H01L21/8238
Abstract: 一种半导体装置可以包括：有源图案，其位于衬底上并且在第一方向上延伸；多个源极/漏极图案，其位于有源图案上并且在第一方向上彼此间隔开；栅电极，其位于多个源极/漏极图案之间且与有源图案交叉，并且在与第一方向相交的第二方向上延伸；以及多个沟道图案，其堆叠在有源图案上，并且被配置为将源极/漏极图案中的两个或更多个彼此连接。沟道图案可以彼此间隔开。沟道图案中的每一个可以包括第一部分和多个第二部分，第一部分位于栅电极与源极/漏极图案之间，多个第二部分连接到第一部分，并且在与由衬底的上表面限定的平面垂直的方向上与栅电极重叠。
-
Patent Agency Ranking
公开(公告)号：CN115000066A
公开(公告)日：2022-09-02
申请号：CN202210185336.4
申请日：2022-02-28
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了一种半导体装置。所述半导体装置包括：有源区，在基底上沿第一方向延伸；栅极结构，与有源区交叉，并且在基底上沿第二方向上延伸；源区/漏区，位于其中有源区在栅极结构中的每个的两侧上凹陷的凹陷区域中；以及接触插塞，连接到源区/漏区，其中，源区/漏区中的每个源区/漏区包括第一外延层和第二外延层，第一外延层和第二外延层在与基底的上表面垂直的第三方向上在凹陷区域中顺序堆叠在有源区上，并且其中，在源区/漏区中的不同源区/漏区中，第一外延层在第三方向上的厚度与第二外延层在第三方向上的厚度的比是不同的。
-
公开(公告)号：CN114823865A
公开(公告)日：2022-07-29
申请号：CN202111266853.6
申请日：2021-10-28
Applicant: 三星电子株式会社
IPC: H01L29/10 , H01L29/423 , H01L29/786 , H01L21/336
Abstract: 一种半导体器件，包括：基板上的沟道图案，包括在垂直于基板的顶表面的第一方向上彼此间隔开的半导体图案；在沟道图案上的栅电极，所述栅电极布置在半导体图案中的最上方半导体图案上并延伸到半导体图案之间的区域中；以及一对栅极间隔物，分别设置在最上方半导体图案上以覆盖栅电极的相对侧表面。每个半导体图案包括锗。每个半导体图案包括与所述一对栅极间隔物竖直交叠的一对第一部分和在所述一对第一部分之间的第二部分。最上方半导体图案的一对第一部分的在第一方向上的厚度大于最上方半导体图案的第二部分的在第一方向上的厚度。
-
公开(公告)号：CN114759000A
公开(公告)日：2022-07-15
申请号：CN202111013538.2
申请日：2021-08-31
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/522
Abstract: 公开了一种半导体装置。所述半导体装置包括在基底上的多个有源区。栅电极在有源区上，并且与有源区交叉。多个源区/漏区在有源区上，使得源区/漏区与栅电极的相对侧相邻，并且栅电极在源区/漏区之间。分离结构在相邻的源区/漏区之间。分离结构包括绝缘图案和间隔层。绝缘图案包括第一侧表面和第二侧表面，第一侧表面和第二侧表面是绝缘图案的相对侧表面并且与分离的相应的源区/漏区相邻。间隔层在第一侧表面和第二侧表面上。绝缘图案的最上端比与第一侧表面和第二侧表面相邻的间隔层的第一上表面远离基底的下表面。
-
公开(公告)号：CN114068532A
公开(公告)日：2022-02-18
申请号：CN202110455007.2
申请日：2021-04-26
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L29/10
Abstract: 一种多沟道绝缘体上半导体(SOI)晶体管包括：衬底，所述衬底上具有电绝缘层和位于所述电绝缘层上的半导体有源层。还设置了掩埋在所述半导体有源层内的间隔开的绝缘栅电极的竖直堆叠。该竖直堆叠包括邻近所述电绝缘层延伸的第一绝缘栅电极和与所述半导体有源层的表面间隔开的第(N‑1)绝缘栅电极，其中，N是大于2的正整数。第N绝缘栅电极设置在所述半导体有源层的所述表面上。成对的源极/漏极区域设置在所述半导体有源层内。这些源极/漏极区域邻近所述间隔开的绝缘栅电极的竖直堆叠的相对两侧延伸。在这些方面中的一些方面，所述半导体有源层在所述成对的源极/漏极区域与所述电绝缘层之间延伸，而所述第一绝缘栅电极接触所述电绝缘层。
-
-
-
-
-
-
-
-
-
Search Results
77
records
(took 0.031 seconds)
