半导体器件
    31.
    发明公开

    公开(公告)号:CN108231765A

    公开(公告)日:2018-06-29

    申请号:CN201711394204.8

    申请日:2017-12-21

    Abstract: 本发明构思涉及一种半导体器件。有源图案从衬底突出。有源图案包括第一有源图案、与第一有源图案间隔开第一距离的第二有源图案、以及与第二有源图案间隔开大于第一距离的第二距离的第三有源图案。栅极间隔物设置在跨越有源图案的栅电极的侧壁上。源极/漏极区域包括设置在有源图案中的一个的区域上的第一源极/漏极区域至第三源极/漏极区域。有源图案中的一个的所述区域邻近于栅电极的一侧设置。第一保护绝缘图案和第二保护绝缘图案分别设置在第一源极/漏极区域和第二源极/漏极区域下面的第一有源图案与第二有源图案之间以及在第二源极/漏极区域和第三源极/漏极区域下面的第二有源图案与第三有源图案之间的衬底上。

    包括自对准接触的半导体器件及其制造方法

    公开(公告)号:CN110299321B

    公开(公告)日:2025-02-25

    申请号:CN201910071670.5

    申请日:2019-01-25

    Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括:衬底;位于所述衬底上的栅电极;位于所述栅电极的侧壁上的第一间隔物;位于所述第一间隔物的侧壁上的导电接触,所述导电接触突出超过所述栅电极的顶表面;由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽;沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层;以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案,其中,所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。

    半导体装置和形成半导体装置的方法

    公开(公告)号:CN110277453B

    公开(公告)日:2024-07-12

    申请号:CN201910188527.4

    申请日:2019-03-13

    Abstract: 公开了一种半导体装置和一种形成半导体装置的方法。所述半导体装置包括:鳍形图案,位于基底上;至少一个栅电极,与鳍形图案交叉;源/漏区,位于鳍形图案的上表面上;以及至少一个阻挡层,位于鳍形图案中的第一鳍形图案的侧壁上,所述至少一个阻挡层延伸超过鳍形图案中的第一鳍形图案的上表面,其中,源/漏区中的位于第一鳍形图案的上表面上的第一源/漏区具有不对称的形状并且与所述至少一个阻挡层直接接触。

    具有源/漏极区的半导体装置

    公开(公告)号:CN110120421B

    公开(公告)日:2024-06-07

    申请号:CN201811311021.X

    申请日:2018-11-06

    Abstract: 提供了一种具有源/漏极区的半导体装置,该半导体装置包括:基底,具有具备突出形状的鳍有源区图案;器件隔离层图案,覆盖鳍有源区图案的下部的侧表面;分隔图案,覆盖鳍有源区图案的从器件隔离层图案的顶表面突出的部分的侧表面;以及源/漏极区,与鳍有源区图案的顶表面和分隔图案的顶表面接触。

    半导体器件
    36.
    发明授权

    公开(公告)号:CN108091653B

    公开(公告)日:2023-09-26

    申请号:CN201711171980.1

    申请日:2017-11-22

    Abstract: 本公开提供了半导体器件。一种半导体器件包括:在基板上的第一有源图案和第二有源图案;第一栅电极和第二栅电极,分别跨过第一有源图案和第二有源图案;第一绝缘图案,在第一栅电极和第二栅电极之间并使第一栅电极和第二栅电极分隔开;栅间隔物,在第一栅电极的侧壁上、在第二栅电极的侧壁上以及在第一绝缘图案的侧壁上;以及第二绝缘图案,在栅间隔物与第一绝缘图案的侧壁之间,其中第一栅电极、第一绝缘图案和第二栅电极沿第一方向布置,并且其中栅间隔物在第一方向上延伸。

    半导体器件
    37.
    发明授权

    公开(公告)号:CN107799597B

    公开(公告)日:2022-08-09

    申请号:CN201710684495.8

    申请日:2017-08-11

    Abstract: 本文所述的半导体器件可以包括:鳍状图案,沿第一方向延伸,其中第一侧壁和第二侧壁彼此面对;第一和第二栅电极,沿第二方向延伸并且彼此间隔开;第一栅极侧墙,位于第一栅电极的侧壁上;第二栅极侧墙,位于第二栅电极的侧壁上;鳍状图案中的第一沟槽,位于第一栅电极和第二栅电极之间并且具有第一宽度;以及鳍状图案中的第二沟槽,位于第一沟槽下方并且具有小于第一宽度的第二宽度。鳍状图案可以包括位于鳍状图案的侧壁上的第一拐点和第二拐点,并且第二沟槽的底部表面可以低于所述拐点。

    具有多沟道的半导体器件
    38.
    发明授权

    公开(公告)号:CN107017295B

    公开(公告)日:2020-07-14

    申请号:CN201610903349.5

    申请日:2016-10-18

    Abstract: 一种半导体器件包括:在衬底上的隔离图案,所述隔离图案具有在衬底上的下部绝缘图案,以及覆盖所述下部绝缘图案的侧表面的间隔物;穿过所述隔离图案以接触衬底的垂直结构,所述垂直结构具有在衬底上的第一半导体层,第一半导体层的下端在比所述隔离图案的下表面更低的高度,在第一半导体层上的第二半导体层,以及在第二半导体层上的第三半导体层;以及与垂直结构交叉且在所述隔离图案上方延伸的栅电极。

    半导体器件
    39.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN110752259A

    公开(公告)日:2020-02-04

    申请号:CN201910594266.6

    申请日:2019-07-03

    Abstract: 一种半导体器件包括:在衬底上沿第一方向延伸的有源鳍;沿第二方向延伸并与有源鳍交叉的栅电极;在栅电极的两个侧壁上的栅极间隔层;以及在栅电极的至少一侧的有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括基层,该基层与有源鳍接触并且具有在凹陷区域的内侧壁上在第一方向上彼此相对的内端和外端。源极/漏极区域可以包括基层上的第一层。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)。基层的外端可以与第一层接触,并且可以具有在平面上朝向栅电极的外部凸出的形状。

    半导体装置
    40.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN110491931A

    公开(公告)日:2019-11-22

    申请号:CN201910384996.3

    申请日:2019-05-09

    Abstract: 半导体装置具有:在衬底上的由隔离图案限定的有源鳍,每个有源鳍沿第一方向延伸,并且有源鳍沿与第一方向交叉的第二方向彼此间隔开;栅电极,其在有源鳍和隔离图案上沿第二方向延伸;以及隔离结构,其在第二方向上彼此相邻的有源鳍之间的隔离图案的一部分上。隔离结构包括:具有第一材料的第一图案和具有与第一材料不同的第二材料的第二图案。第二图案覆盖第一图案的下表面和下侧表面,但不覆盖第一图案的上侧表面。

Patent Agency Ranking