公开(公告)号：CN100385678C

公开(公告)日：2008-04-30

申请号：CN200310118865.X

申请日：2003-12-01

Applicant: 三星电子株式会社

Inventor： 金相秀 ,  李来寅 ,  裵金钟 ,  金基喆 ,  李化成

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/4232 ,  H01L21/28114 ,  H01L21/28273 ,  H01L21/28282 ,  H01L29/66833 ,  H01L29/7923

Abstract: 本发明提供凹切栅极SONOS晶体管及其制造方法，所述凹切栅极SONOS晶体管包括：具有源/漏区的衬底；位于源/漏区之间的衬底上的栅绝缘层；凹切栅极结构，位于所述栅绝缘层上，并具有至少一个凹切；以及分别位于栅极结构的所述至少一个凹切中的至少一个ONO楔形结构。

公开(公告)号：CN100359639C

公开(公告)日：2008-01-02

申请号：CN200510091369.9

申请日：2005-06-17

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲 ,  李浩 ,  李承换

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28044 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L29/66628 ,  H01L29/66772

Abstract: 一种在单晶半导体上选择性形成外延半导体层的方法及其制造的半导体器件，使用主要半导体源气体和主要蚀刻气体分别在单晶半导体和非单晶半导体图案上形成单晶外延半导体层和非单晶外延半导体层。使用选择性蚀刻气体移除非单晶外延半导体层。主要半导体源气体和主要蚀刻气体以及选择性蚀刻气体交替和重复至少供应两次以便仅仅在单晶半导体上选择性形成具有预定厚度的升高的单晶外延半导体层。选择性蚀刻气体抑制在非单晶半导体图案上形成外延半导体层。

公开(公告)号：CN101026091A

公开(公告)日：2007-08-29

申请号：CN200710100610.9

申请日：2007-02-01

Applicant: 三星电子株式会社

Inventor： 上野哲嗣 ,  李化成 ,  李浩

IPC: H01L21/04 ,  H01L21/336 ,  H01L29/36

CPC classification number: H01L21/26513 ,  H01L21/26566 ,  H01L21/2658 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种包括杂质掺杂区的半导体器件及其形成方法。该方法包括将团簇形掺杂剂离子注入到半导体衬底中从而形成杂质注入区。对该杂质注入区进行退火工艺从而形成杂质掺杂区。

公开(公告)号：CN1825543A

公开(公告)日：2006-08-30

申请号：CN200610005732.5

申请日：2006-01-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李承换

IPC: H01L21/30

CPC classification number: C30B25/18

Abstract: 本发明提供了与外延工艺结合使用的原位预净化方法，其在适于导致来自暴露的半导体表面的比如原生氧化物的半导体氧化物的分解的压力和环境条件下，利用了处于或低于那些通常在随后的外延沉积期间使用的温度。减小的温度和所得到的净化的半导体表面质量趋于减小与温度相关的问题的可能性，例如不希望的扩散、自动掺杂、滑移和其他的应力问题，同时减少了总的工艺时间。在反应室内保持的压力、环境气体成分和温度的组合足以分解在硅表面上存在的半导体氧化物。例如，反应室可以被如此控制，使得在反应室内的析出氧气的浓度小于净化条件下平衡气压的约50％，或甚至小于净化条件下平衡气压的10％。

公开(公告)号：CN1722437A

公开(公告)日：2006-01-18

申请号：CN200510059121.4

申请日：2005-03-24

Applicant: 三星电子株式会社

Inventor： 丁炯硕 ,  李钟镐 ,  李化成 ,  崔在光

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/28194 ,  H01L21/3141 ,  H01L21/31608 ,  H01L21/31645 ,  H01L21/823842 ,  H01L29/517 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了集成电路器件。所述集成电路器件包括半导体衬底，该半导体衬底具有第一掺杂区和第二掺杂区，该第二掺杂区具有不同于该第一掺杂区的掺杂类型。半导体衬底上的栅电极结构延伸于第一和第二掺杂区之间，该栅电极结构具有第一掺杂区中的第一高介电常数材料的栅极绝缘层以及第二掺杂区中的不同于第一高介电常数材料的第二高介电常数材料的栅极绝缘层。栅电极在栅极绝缘层上。

公开(公告)号：CN106298776B

公开(公告)日：2022-01-11

申请号：CN201610371338.7

申请日：2016-05-30

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  金炫助 ,  朴性律 ,  朴世玩 ,  尹钟密 ,  李廷骁 ,  李化成 ,  郑熙暾 ,  河智龙

IPC: H01L27/088 ,  H01L29/78

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：鳍式图案，其包括彼此相对的第一短边和第二短边；第一沟槽，其与第一短边接触；第二沟槽，其与第二短边接触；第一场绝缘膜，其在第一沟槽中，所述第一场绝缘膜包括从第一短边按次序排列的第一部分和第二部分，并且第一部分的高度与第二部分的高度不同；第二场绝缘膜，其在第二沟槽中；以及第一伪栅极，其位于第一场绝缘膜的第一部分上。

公开(公告)号：CN106024715B

公开(公告)日：2021-02-26

申请号：CN201610177408.5

申请日：2016-03-25

Applicant: 三星电子株式会社

Inventor： 郑在烨 ,  尹钟植 ,  李化成 ,  郑熙暾 ,  柳齐民 ,  车圭晚 ,  尹钟密 ,  金炫助

IPC: H01L21/8238 ,  H01L27/092 ,  H01L27/11 ,  H01L29/06 ,  H01L29/423 ,  H01L21/8244

Abstract: 本发明提供了一种集成电路器件，其包括形成在衬底中的鳍式有源区、鳍式有源区的至少一个侧壁上的台阶绝缘层和鳍式有源区的所述至少一个侧壁上的第一高水平隔离层。鳍式有源区从衬底突出并且沿着平行于衬底的主表面的第一方向延伸，所述鳍式有源区包括具有第一导电类型的沟道区，并且包括台阶部分。台阶绝缘层接触鳍式有源区的台阶部分。台阶绝缘层位于第一高水平隔离层与鳍式有源区的所述至少一个侧壁之间。第一高水平隔离层沿着与第一方向不同的第二方向延伸。

公开(公告)号：CN1828836B

公开(公告)日：2011-04-20

申请号：CN200610006728.0

申请日：2006-02-07

Applicant: 三星电子株式会社

Inventor： 李浩 ,  申东石 ,  李化成 ,  上野哲嗣 ,  李承焕

IPC: H01L21/20 ,  H01L21/322 ,  H01L29/02

CPC classification number: H01L21/3221 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02535 ,  H01L21/02573 ,  H01L21/0262 ,  H01L27/1463 ,  H01L27/14643 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 在本发明的外延半导体衬底的制造方法的示范性实施例中，使用从化学气相沉积和分子束外延方法中选择的方法并在所述选择的方法中使用杂质源，以在半导体衬底上方生长吸杂层。在所述吸杂层上方形成外延层，且在所述外延层上可以形成半导体器件。

公开(公告)号：CN101188250B

公开(公告)日：2011-01-26

申请号：CN200710305140.X

申请日：2007-09-20

Applicant: 三星电子株式会社

Inventor： 金明宣 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李智惠

IPC: H01L29/78 ,  H01L29/38 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/665 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明公开了一种半导体器件及其形成方法。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近于该栅电极的相对侧面处，该源/漏图形由掺杂杂质的硅-锗构成，且金属硅化锗层布置在该源/漏图形上。该金属硅化锗层电连接到该源/漏图形。在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。

公开(公告)号：CN101188250A

公开(公告)日：2008-05-28

申请号：CN200710305140.X

申请日：2007-09-20

Applicant: 三星电子株式会社

Inventor： 金明宣 ,  李化成 ,  上野哲嗣 ,  李浩 ,  李智惠

IPC: H01L29/78 ,  H01L29/38 ,  H01L29/43 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/665 ,  H01L29/165 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明公开了一种半导体器件及其形成方法。该半导体器件包括堆叠在衬底上的栅绝缘体和栅电极，填充凹槽区域的源/漏图形，该凹槽区域形成在邻近于该栅电极的相对侧面处，该源/漏图形由掺杂杂质的硅－锗构成，且金属硅化锗层布置在该源/漏图形上。该金属硅化锗层电连接到该源/漏图形。在该金属硅化锗层中的锗的含量和硅的含量的总和中的锗的含量的比例低于在该源/漏图形中的锗的含量和硅的含量的总和中的锗的含量的比例。