公开(公告)号：CN111916495A

公开(公告)日：2020-11-10

申请号：CN202010557333.X

申请日：2020-06-18

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  李伟邦 ,  骆健 ,  董长城 ,  叶枫叶

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/423

Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。

公开(公告)号：CN112234054B

公开(公告)日：2025-04-18

申请号：CN202011169526.4

申请日：2020-10-28

Applicant: 南瑞联研半导体有限责任公司

Inventor： 姚二现 ,  谢龙飞 ,  王豹子 ,  李宇柱

IPC: H01L25/18 ,  H01L23/498

Abstract: 本发明公开了一种多芯片并联的半桥型IGBT模块，旨在解决现有IGBT模块中芯片间的开通峰值电流差异较大的技术问题。其包括：金属基板和六个绝缘陶瓷衬板，在每个绝缘陶瓷衬板上排布有四个IGBT芯片和两个FRD芯片，所述IGBT芯片的栅极设置在IGBT芯片一侧的中间位置，并全部朝向IGBT模块的中央，IGBT芯片的栅极通过键合线连接绝缘陶瓷衬板上的栅极信号铜箔。本发明能够缩小了模块中IGBT芯片间的开通峰值电流差异，提高芯片开通一致性，避免某一芯片过早失效。

公开(公告)号：CN113838756B

公开(公告)日：2024-08-16

申请号：CN202111119357.8

申请日：2021-09-24

Applicant: 南瑞联研半导体有限责任公司

Inventor： 史志扬

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明公开了一种改善Trench‑IGBT晶圆微形变的器件制备方法，包括如下步骤：在半导体衬底上进行Ring光刻/注入/退火以及场氧氧化和光刻刻蚀，形成耐压场限环；在设计好的有源区进行Pwell注入和高温推阱，形成Pwell层，然后进行Trench光刻/刻蚀，形成Trench槽形貌；生长栅氧化层和多晶硅淀积，并经过多晶光刻和刻蚀后形成栅极；进行N+光刻/注入/退火后形成发射极；进行ILD淀积隔离栅极和发射极，通过接触孔光刻和刻蚀形成接触孔；进行METAL溅射工艺，把栅极和发射极引出；进行PAD层的淀积和光刻刻蚀，得到器件。

公开(公告)号：CN118173545A

公开(公告)日：2024-06-11

申请号：CN202211576821.0

申请日：2022-12-09

Applicant: 南瑞联研半导体有限责任公司

Inventor： 童颜 ,  严百强 ,  刘克明 ,  陈紫默 ,  方赏华 ,  莫申扬 ,  张大华 ,  骆健

IPC: H01L25/07 ,  H01L23/48

Abstract: 本发明公开了一种半刚性压接型半导体子模块，承压框架两端分别设置发射极金属凸块和底板；发射极金属凸块内置电路板；底板电连接多个芯片，每个芯片电连接一个金属片，多个芯片栅极电连接电路板；发射极金属凸块和承压框架之间通过导电板隔开，发射极金属凸块通过导电板电连接所有金属片。优点：设置了导电板，每颗芯片均电联接一起，热量可以分别横、纵向扩散，增加了导电片过热熔断的时间，同时提升器件的短路失效直通能力，提升了系统的安全性和可靠性。发射极金属凸块通过外力施加在导电板，受力位置避开导电板下方芯片上方的金属片，凸块隔着导电板的力作用在承压框架上，从而起到半刚性的压接效果。

公开(公告)号：CN113488542B

公开(公告)日：2023-09-12

申请号：CN202110726765.3

申请日：2021-06-29

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王谦 ,  刘昊 ,  田亮 ,  施俊

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公开了一种沟槽型SiC MOSFET器件及其制备方法，通过在沟槽型SiC MOSFET器件中引入柱区电场调制结构，可有效舒缓沟槽底部电场分布，消除电场聚集效应，还可屏蔽栅氧内电场强度，降低栅氧内电场强度，避免栅氧击穿，从而防止器件过早击穿烧毁、提升器件可靠性。此外，本发明的器件结构和制备方法简单，效果显著，可实现高性能、批量化沟槽型SiC MOSFET器件制备生产，具有巨大的市场潜力与广泛的应用前景。

公开(公告)号：CN116466216A

公开(公告)日：2023-07-21

申请号：CN202310333637.1

申请日：2023-03-31

Applicant: 南瑞联研半导体有限责任公司 ,  国网江苏省电力有限公司电力科学研究院

Inventor： 莫申扬 ,  童颜 ,  骆健 ,  陈舒 ,  陈静

IPC: G01R31/28

Abstract: 本发明公开了一种功率芯片电气性能测试装置，包括：装置底座，包括底座壳体、集电极金属结构和集电极端子；压装电极，包括压装电极壳，压装电极壳上方设有发射极端子，压装电极壳底部设有发射极金属结构；压装电极壳的侧面设有栅极端子和栅极顶针；传动腔和按键，压装电极壳通过施压弹簧装配在传动腔内，传动腔内设有传动齿轮，传动齿轮的一侧与按键啮合，另一侧与压装电极壳啮合，传动腔底部通过旋转组件与装置底座连接，按压按键，压装电极抬升的同时传动腔下移，所述传动腔被旋转组件撑起，按压并平移按键将所述压装电极旋转至测试工位或等待工位。本发明能够保证对功率芯片电极的压接连接，保证连接界面压力一致性，提高测试效率。

公开(公告)号：CN115565856A

公开(公告)日：2023-01-03

申请号：CN202211376435.7

申请日：2022-11-04

Applicant: 南瑞联研半导体有限责任公司

Inventor： 徐傲雪 ,  田亮 ,  仇坤 ,  查祎英 ,  王谦 ,  史志扬

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/40 ,  H01L29/45

Abstract: 本发明公开了一种SiC功率器件欧姆接触、制备方法及应用，包括对4H‑SiC衬底背面进行预处理，包括刻蚀以及去水汽的过程；在预处理后的4H‑SiC衬底背面制备出3C‑SiC晶体结构的材料；最后在3C‑SiC晶体表面淀积金属层，制得欧姆接触。该方法简化欧姆接触的制造工艺，降低比接触电阻和功率损耗，提高了SiC功率器件的可靠性。

公开(公告)号：CN114242786A

公开(公告)日：2022-03-25

申请号：CN202111325349.9

申请日：2021-11-10

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王鑫 ,  李宇柱 ,  骆健

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明公开了一种屏蔽栅型IGBT器件及其制造方法，包括：形成于第一掺杂类型的半导体衬底中的若干沟槽结构，沟槽结构包括顶部沟槽和深沟槽，顶部沟槽位于深沟槽两侧；顶部沟槽内设有栅介质层并填充多晶硅栅；深沟槽的底部表面和侧面形成有所述源极介质层，在深沟槽中填充下段多晶硅和若干间隔的上段多晶硅，上段多晶硅和下段多晶硅之间设置源极介质层、若干上段多晶硅之间也设置源极介质层；顶部沟槽）内的多晶硅栅通过第一接触孔连接到栅极；深沟槽内的上段多晶硅通过第二接触孔连接到发射极或栅极。优点：通过在深沟槽自由选择将上段多晶硅电性连接至栅极或者发射极，使得该器件的各极间电容调节非常灵活，能够使得器件的EMI有效降低。

公开(公告)号：CN113851468A

公开(公告)日：2021-12-28

申请号：CN202111259374.1

申请日：2021-10-28

Applicant: 南瑞联研半导体有限责任公司

Inventor： 童颜 ,  陈紫默 ,  刘克明 ,  雷鸣 ,  严百强 ,  董长城 ,  王豹子 ,  张大华

IPC: H01L25/07 ,  H01L23/495

Abstract: 本发明公开了一种模组化压接型半导体模块，包括：依次电连接的顶板、芯片单元组、弹性组件和底板，所述芯片单元组、弹性组件均有若干组；每一组芯片单元组上方设有一组所述弹性组件，每个弹性组件中设有不少于每组芯片单元组所包含的芯片个数的弹性件。优点：本发明的半导体模块通过模组化设计以及导电路径结构设计，能够提升导电能力、均流及降低热阻，弹性压接使得芯片之间受力均衡；模组化的设计还方便生产，方便根据需求配置模组个数。

公开(公告)号：CN113725199A

公开(公告)日：2021-11-30

申请号：CN202110850662.8

申请日：2021-07-27

Applicant: 南瑞联研半导体有限责任公司

Inventor： 邱凯兵 ,  童颜 ,  施俊 ,  刘昊 ,  田亮

IPC: H01L25/07 ,  H01L23/48 ,  H01L23/367 ,  H01L23/473 ,  H02M1/00 ,  H02M7/00

Abstract: 本发明公开了一种低电感压接型半导体模块，包括：模块上桥臂P极、模块下桥臂N极、第一芯片漏极导体、第二芯片漏极导体、第一芯片源极导体（8）、第二芯片源极导体、承压限位结构、模块输出端和至少一组功率芯片单元组，所述功率芯片单元组包括第一功率芯片单元和第二功率芯片单元；模块上桥臂P极、第一芯片漏极导体、第一功率芯片单元、第一芯片源极导体、模块输出端依次相连；模块下桥臂N极、第二芯片源极导体、第二功率芯片单元、第二芯片漏极导体、模块输出端依次相连。优点：将芯片通过模块内部的结构设计连接，实现电流纵向、短距离的流动，进而实现低电感、低热阻，大电流，且具备桥式功能的半导体模块。