公开(公告)号：CN113889408B

公开(公告)日：2025-02-14

申请号：CN202111196987.5

申请日：2021-10-14

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王鑫

IPC: H10D12/01 ,  H10D12/00 ,  H10D62/10

Abstract: 本发明属于功率半导体器件设计技术领域，具体涉及一种屏蔽栅型IGBT器件的制造方法，包括：在半导体衬底上光刻刻蚀形成深沟槽；在深沟槽底部和侧壁形成第一源极绝缘层，并在深沟槽内填充第一源极导电物质；对半导体衬底进行各项同性刻蚀，在深沟槽顶部形成顶部沟槽；在顶部沟槽内形成栅介质层，并填充栅极导电物质；形成第二源极导电物质，第二源极导电物质与第一源极导电物质在所述深沟槽内连接；形成P型体区，在P型体区内形成N型源区；形成隔离介质层，接触孔及正面金属层；形成背面形成集电极区及背面金属层。使用本发明的方法制造屏蔽栅型IGBT器件，解决了接触孔对偏问题，工艺简单可控，降低了制造风险，提高了制造良率。

公开(公告)号：CN113707711A

公开(公告)日：2021-11-26

申请号：CN202110962213.2

申请日：2021-08-20

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  王鑫 ,  董长城 ,  骆健

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。

公开(公告)号：CN114242786A

公开(公告)日：2022-03-25

申请号：CN202111325349.9

申请日：2021-11-10

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王鑫 ,  李宇柱 ,  骆健

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明公开了一种屏蔽栅型IGBT器件及其制造方法，包括：形成于第一掺杂类型的半导体衬底中的若干沟槽结构，沟槽结构包括顶部沟槽和深沟槽，顶部沟槽位于深沟槽两侧；顶部沟槽内设有栅介质层并填充多晶硅栅；深沟槽的底部表面和侧面形成有所述源极介质层，在深沟槽中填充下段多晶硅和若干间隔的上段多晶硅，上段多晶硅和下段多晶硅之间设置源极介质层、若干上段多晶硅之间也设置源极介质层；顶部沟槽）内的多晶硅栅通过第一接触孔连接到栅极；深沟槽内的上段多晶硅通过第二接触孔连接到发射极或栅极。优点：通过在深沟槽自由选择将上段多晶硅电性连接至栅极或者发射极，使得该器件的各极间电容调节非常灵活，能够使得器件的EMI有效降低。

公开(公告)号：CN113707711B

公开(公告)日：2024-03-29

申请号：CN202110962213.2

申请日：2021-08-20

Applicant: 南瑞联研半导体有限责任公司

Inventor： 郑婷婷 ,  李宇柱 ,  王鑫 ,  董长城 ,  骆健

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。

公开(公告)号：CN113889408A

公开(公告)日：2022-01-04

申请号：CN202111196987.5

申请日：2021-10-14

Applicant: 南瑞联研半导体有限责任公司

Inventor： 王鑫

IPC: H01L21/331 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明属于功率半导体器件设计技术领域，具体涉及一种屏蔽栅型IGBT器件的制造方法，包括：在半导体衬底上光刻刻蚀形成深沟槽；在深沟槽底部和侧壁形成第一源极绝缘层，并在深沟槽内填充第一源极导电物质；对半导体衬底进行各项同性刻蚀，在深沟槽顶部形成顶部沟槽；在顶部沟槽内形成栅介质层，并填充栅极导电物质；形成第二源极导电物质，第二源极导电物质与第一源极导电物质在所述深沟槽内连接；形成P型体区，在P型体区内形成N型源区；形成隔离介质层，接触孔及正面金属层；形成背面形成集电极区及背面金属层。使用本发明的方法制造屏蔽栅型IGBT器件，解决了接触孔对偏问题，工艺简单可控，降低了制造风险，提高了制造良率。