-
公开(公告)号：CN111916496B
公开(公告)日：2022-02-11
申请号：CN202010557347.1
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L23/48
Abstract: 本发明公开了一种IGBT栅极总线结构，包括衬底，沿衬底上表面一端从外到内依次设置的场氧化层和栅极多晶硅，场氧化层和栅极多晶硅之间留有空隙；还包括介质层，介质层覆盖于衬底的整个上表面以及场氧化层和栅极多晶硅的上表面，栅极多晶硅上表面的介质层内开设有栅极接触孔；使得栅极多晶硅的上表面避免出现台阶和不平整，当在栅极多晶硅上表面的介质层内刻蚀栅极接触孔时，不再受栅极多晶硅上表面不平整的影响，能够刻蚀出完整的栅极接触孔。
-
公开(公告)号：CN111916496A
公开(公告)日：2020-11-10
申请号：CN202010557347.1
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L23/48
Abstract: 本发明公开了一种IGBT栅极总线结构，包括衬底，沿衬底上表面一端从外到内依次设置的场氧化层和栅极多晶硅，场氧化层和栅极多晶硅之间留有空隙；还包括介质层，介质层覆盖于衬底的整个上表面以及场氧化层和栅极多晶硅的上表面，栅极多晶硅上表面的介质层内开设有栅极接触孔；使得栅极多晶硅的上表面避免出现台阶和不平整，当在栅极多晶硅上表面的介质层内刻蚀栅极接触孔时，不再受栅极多晶硅上表面不平整的影响，能够刻蚀出完整的栅极接触孔。
-
公开(公告)号：CN111916495A
公开(公告)日：2020-11-10
申请号：CN202010557333.X
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。
-
公开(公告)号：CN112234054A
公开(公告)日：2021-01-15
申请号：CN202011169526.4
申请日：2020-10-28
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L25/18 , H01L23/498
Abstract: 本发明公开了一种多芯片并联的半桥型IGBT模块，旨在解决现有IGBT模块中芯片间的开通峰值电流差异较大的技术问题。其包括：金属基板和六个绝缘陶瓷衬板，在每个绝缘陶瓷衬板上排布有四个IGBT芯片和两个FRD芯片，所述IGBT芯片的栅极设置在IGBT芯片一侧的中间位置，并全部朝向IGBT模块的中央，IGBT芯片的栅极通过键合线连接绝缘陶瓷衬板上的栅极信号铜箔。本发明能够缩小了模块中IGBT芯片间的开通峰值电流差异，提高芯片开通一致性，避免某一芯片过早失效。
-
公开(公告)号：CN113707711B
公开(公告)日：2024-03-29
申请号：CN202110962213.2
申请日：2021-08-20
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。
-
Patent Agency Ranking
公开(公告)号：CN111787695A
公开(公告)日：2020-10-16
申请号：CN202010721380.3
申请日：2020-07-24
Applicant: 南瑞联研半导体有限责任公司
IPC: H05K1/18
Abstract: 本发明公开了一种采用超声焊接端子的半导体功率模块，所述下壳体设置在金属基板上，下壳体内设置有多个间隔，每个间隔内设置有绝缘陶瓷衬板，每块绝缘陶瓷衬板上设置有IGBT芯片和FWD芯片，IGBT芯片和FWD芯片构成一个半桥电路，多个半桥电路构成一个全桥电路；所述下壳体两端分别嵌入有功率端子，功率端子的末端与绝缘陶瓷衬板相连接；所述信号端子嵌入间隔内设置的横梁，信号端子末端分别与绝缘陶瓷衬板相连接。本发明简化了模块的生产过程，提高了模块的生产效率，增强模块工作的可靠性。
-
公开(公告)号：CN111916495B
公开(公告)日：2024-02-02
申请号：CN202010557333.X
申请日：2020-06-18
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/739 , H01L29/06 , H01L29/423
Abstract: 本发明公开了一种沟槽型IGBT芯片有源区边缘结构，包括衬底，衬底的上表面上开设有交替平行排列的至少一条有源沟槽和至少两条虚拟沟槽；衬底上表面的一端设有栅极总线多晶硅；衬底上表面上设有多晶硅桥；介质层覆盖于衬底的整个上表面以及栅极总线多晶硅和多晶硅桥的上表面；多晶硅桥上表面的介质层内设有接触窗口；接触窗口远离栅极总线多晶硅的一端与虚拟沟槽靠近栅极总线多晶硅的一端之间的距离L2>0；由于多晶硅桥上表面较平整，使得在其上表面的介质层内刻蚀接触窗口时不会受到凹凸不平的虚拟沟槽多晶硅的影响，能够刻蚀出完整的接触窗口，另外接触窗口避开了虚拟沟槽的末端，使得刻蚀接触窗口时不会出现破坏虚拟沟槽结构的情况。
-
公开(公告)号：CN115602714A
公开(公告)日：2023-01-13
申请号：CN202211382652.7
申请日：2022-11-07
Applicant: 南瑞联研半导体有限责任公司(CN)
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种沟槽型IGBT终端及其制造方法，本发明在相邻场限环之间、主结区和第一个场限环之间设置场限环沟槽，利用器件耐压时自然产生的高电位，在场限环沟槽附近引入电子聚集，从而对前一个场限环横向耗尽做截止，可在保证耐压要求的同时有效缩短环与环之间的间距，从而减少IGBT终端面积。
-
公开(公告)号：CN113707711A
公开(公告)日：2021-11-26
申请号：CN202110962213.2
申请日：2021-08-20
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L29/06 , H01L29/739 , H01L21/331
Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法，包括衬底层（1）、主结环（2）和融合电阻环（4），主结环（2）和融合电阻环（4）均内嵌在衬底层（1）表层中，融合电阻环（4）与主结环（2）相邻，主结环（2）和融合电阻环（4）呈跑道状从内向外依次排列；退火推结工艺前主结环（2）和融合电阻环（4）之间有一定距离不接触，退火推结工艺后主结环（2）和融合电阻环（4）向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环，融合电阻环将在推结后与主结环融合在一起，增加主结边缘处的电阻以降低电场集中。
-
公开(公告)号：CN112234054B
公开(公告)日：2025-04-18
申请号：CN202011169526.4
申请日：2020-10-28
Applicant: 南瑞联研半导体有限责任公司
IPC: H01L25/18 , H01L23/498
Abstract: 本发明公开了一种多芯片并联的半桥型IGBT模块，旨在解决现有IGBT模块中芯片间的开通峰值电流差异较大的技术问题。其包括：金属基板和六个绝缘陶瓷衬板，在每个绝缘陶瓷衬板上排布有四个IGBT芯片和两个FRD芯片，所述IGBT芯片的栅极设置在IGBT芯片一侧的中间位置，并全部朝向IGBT模块的中央，IGBT芯片的栅极通过键合线连接绝缘陶瓷衬板上的栅极信号铜箔。本发明能够缩小了模块中IGBT芯片间的开通峰值电流差异，提高芯片开通一致性，避免某一芯片过早失效。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.03 seconds)
