公开(公告)号：CN113838756B

公开(公告)日：2024-08-16

申请号：CN202111119357.8

申请日：2021-09-24

Applicant: 南瑞联研半导体有限责任公司

Inventor： 史志扬

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明公开了一种改善Trench‑IGBT晶圆微形变的器件制备方法，包括如下步骤：在半导体衬底上进行Ring光刻/注入/退火以及场氧氧化和光刻刻蚀，形成耐压场限环；在设计好的有源区进行Pwell注入和高温推阱，形成Pwell层，然后进行Trench光刻/刻蚀，形成Trench槽形貌；生长栅氧化层和多晶硅淀积，并经过多晶光刻和刻蚀后形成栅极；进行N+光刻/注入/退火后形成发射极；进行ILD淀积隔离栅极和发射极，通过接触孔光刻和刻蚀形成接触孔；进行METAL溅射工艺，把栅极和发射极引出；进行PAD层的淀积和光刻刻蚀，得到器件。

公开(公告)号：CN115565856A

公开(公告)日：2023-01-03

申请号：CN202211376435.7

申请日：2022-11-04

Applicant: 南瑞联研半导体有限责任公司

Inventor： 徐傲雪 ,  田亮 ,  仇坤 ,  查祎英 ,  王谦 ,  史志扬

IPC: H01L21/04 ,  H01L29/16 ,  H01L29/40 ,  H01L29/45

Abstract: 本发明公开了一种SiC功率器件欧姆接触、制备方法及应用，包括对4H‑SiC衬底背面进行预处理，包括刻蚀以及去水汽的过程；在预处理后的4H‑SiC衬底背面制备出3C‑SiC晶体结构的材料；最后在3C‑SiC晶体表面淀积金属层，制得欧姆接触。该方法简化欧姆接触的制造工艺，降低比接触电阻和功率损耗，提高了SiC功率器件的可靠性。

公开(公告)号：CN115602714A

公开(公告)日：2023-01-13

申请号：CN202211382652.7

申请日：2022-11-07

Applicant: 南瑞联研半导体有限责任公司(CN)

Inventor： 冯会会 ,  李宇柱 ,  郑婷婷 ,  张大华 ,  周东海 ,  叶枫叶 ,  严毅琳 ,  史志扬 ,  高晋文 ,  杨阳

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种沟槽型IGBT终端及其制造方法，本发明在相邻场限环之间、主结区和第一个场限环之间设置场限环沟槽，利用器件耐压时自然产生的高电位，在场限环沟槽附近引入电子聚集，从而对前一个场限环横向耗尽做截止，可在保证耐压要求的同时有效缩短环与环之间的间距，从而减少IGBT终端面积。

公开(公告)号：CN115377200A

公开(公告)日：2022-11-22

申请号：CN202211081902.3

申请日：2022-09-06

Applicant: 南瑞联研半导体有限责任公司

Inventor： 查祎英 ,  仇坤 ,  徐傲雪 ,  史志扬 ,  骆健

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L21/335 ,  H01L29/772

Abstract: 本发明公开了一种半导体器件及其制备方法，本发明刻蚀的沟槽结构使得导电沟道位于沟槽的侧壁之上，元胞尺寸取决于SiC刻蚀精细程度，不受沟道长度、栅‑源隔离和JFET区宽度的限制，可实现元胞尺寸减小、沟道密度提高、导通电阻下降的有益效果，并且本发明的基区位于沟槽之下，具有屏蔽强电场，保护栅氧介质的有益效果，且不增加源区到漏区的导通电阻。

公开(公告)号：CN118156293A

公开(公告)日：2024-06-07

申请号：CN202211516026.2

申请日：2022-11-30

Applicant: 南瑞联研半导体有限责任公司

Inventor： 史志扬 ,  骆健 ,  严毅琳

IPC: H01L29/739 ,  H01L29/423 ,  H01L21/331

Abstract: 本发明公开了一种沟槽型IGBT结构及其制作方法，其中，IGBT结构的集电极上设有N型衬底，N型衬底上表面两端均设有P+区；N型衬底上表面形成沟槽，沟槽内形成N型注入区，N型注入区内设有第一二氧化硅层，第一二氧化硅层内设有下分离栅，下分离栅上设有第二二氧化硅层，第二二氧化硅层上设有上分离栅，第一二氧化硅层和第二二氧化硅层构成栅氧层；沟槽的两侧设有P型沟道区，P型沟道区上设有N+发射区；N+发射区、上分离栅以及栅氧层的上表面形成层间介质层；N型衬底两侧上表面通过孔光刻和刻蚀进行开孔，孔内形成P+区；P+区、N+发射区以及层间介质层的上表面形成金属连接层。本发明能够获得的兼顾导通压降低、开关速度快以及动态损耗低的IGBT结构。

公开(公告)号：CN113838756A

公开(公告)日：2021-12-24

申请号：CN202111119357.8

申请日：2021-09-24

Applicant: 南瑞联研半导体有限责任公司

Inventor： 史志扬

IPC: H01L21/336 ,  H01L21/762 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明公开了一种改善Trench‑IGBT晶圆微形变的器件制备方法，包括如下步骤：在半导体衬底上进行Ring光刻/注入/退火以及场氧氧化和光刻刻蚀，形成耐压场限环；在设计好的有源区进行Pwell注入和高温推阱，形成Pwell层，然后进行Trench光刻/刻蚀，形成Trench槽形貌；生长栅氧化层和多晶硅淀积，并经过多晶光刻和刻蚀后形成栅极；进行N+光刻/注入/退火后形成发射极；进行ILD淀积隔离栅极和发射极，通过接触孔光刻和刻蚀形成接触孔；进行METAL溅射工艺，把栅极和发射极引出；进行PAD层的淀积和光刻刻蚀，得到器件。