公开(公告)号：CN1109220A

公开(公告)日：1995-09-27

申请号：CN94116346.6

申请日：1994-09-20

Applicant: 株式会社半导体能源研究所

Inventor： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC: H01L29/78

CPC classification number: H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

Abstract: 一种在绝缘衬底上形成的TFT，具有源、漏和沟道区，至少在沟道区上形成栅绝缘膜，并在栅绝缘膜上形成栅电极。在沟道区和漏区间设有电阻率较高的区，以降低截止电流。形成这种结构的方法包括：阳极氧化栅电极以在栅电极侧形成多孔阳极氧化膜；用多孔阳极氧化膜为掩模除去一部分栅绝缘膜，使栅绝缘膜伸出栅电极但不全盖住源和漏区。此后，进行一种导电型元素的离子掺杂。在栅绝缘膜下限定高电阻率区。

公开(公告)号：CN1905165B

公开(公告)日：2015-09-16

申请号：CN200610107657.3

申请日：2006-07-28

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  坂仓真之

IPC: H01L21/84 ,  H01L21/336

CPC classification number: H01L27/127 ,  H01L21/0273 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/1255 ,  H01L27/1288 ,  H01L27/3244 ,  H01L27/3276 ,  H01L51/5237 ,  H01L51/5246 ,  H01L51/5259

Abstract: 本发明的目的在于提供一种技术，以高成品率制造高可靠性的半导体器件和显示器件。本发明使用设置有衍射光栅图形或辅助图形的曝光掩模作为曝光掩模，所述辅助图形由半透膜构成并且具有光强度降低功能。当使用这种曝光掩模时，可以进一步正确地进行多种多样的曝光的控制，从而可以将抗蚀剂加工成进一步精密的形状。由此，在使用这种掩模层的情况下，可以通过相同的步骤以适合于所要求的性能的不同形状对导电膜或绝缘膜进行形状上的加工。因此，能够制造具有不同特性的薄膜晶体管和不同尺寸或形状的布线，而不增加步骤。

公开(公告)号：CN101409215B

公开(公告)日：2015-05-06

申请号：CN200810166534.6

申请日：2008-10-10

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大沼英人 ,  饭漥阳一 ,  山本孔明 ,  牧野贤一郎

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/306 ,  H01L21/762 ,  H01L21/84

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: 提供一种用于制造设置有甚至当使用了诸如玻璃基板等等之类的具有低耐热温度的基板时仍可实际使用的半导体层的SOI基板的方法。该半导体层通过以下步骤转变为支撑基板：用离子从一表面的离子照射半导体晶片以形成损伤层；在该半导体晶片的一表面上形成绝缘层；使支撑基板的一表面附着到形成在半导体晶片上的绝缘层上，并进行热处理以将该支撑基板结合到半导体晶片上；以及在损伤层处分离为半导体晶片和支撑基板。通过湿法刻蚀和用激光束照射半导体层的表面去除在半导体层上部分剩余的损伤层。

公开(公告)号：CN101488471B

公开(公告)日：2014-10-29

申请号：CN200910003311.2

申请日：2009-01-15

Applicant: 株式会社半导体能源研究所

Inventor： 小俣贵嗣 ,  森若智昭 ,  大沼英人

IPC: H01L21/762 ,  H01L21/84

CPC classification number: H01L21/187 ,  H01L21/76254 ,  Y10T156/17

Abstract: 本发明的目的之一在于提供一种减少涉及贴合的不良并其品质均匀的半导体衬底。本发明的半导体衬底的制造方法之一，包括：在衬底贴合室的衬底配置区域中配置第一衬底，该衬底贴合室包括在衬底配置区域中设置有多个开口的衬底支撑台、配置在该多个开口的每一个中的衬底支撑机构、使该衬底支撑机构升降的升降机构；在第一衬底的上方以不接触于第一衬底的方式配置第二衬底；通过利用衬底支撑机构对第一衬底的棱角部之一施加压力，从施加压力的棱角部之一进行第一衬底和第二衬底的贴合。

公开(公告)号：CN101599464B

公开(公告)日：2013-10-16

申请号：CN200910141555.7

申请日：2009-06-04

Applicant: 株式会社半导体能源研究所

Inventor： 加藤翔 ,  鸟海聪志 ,  井坂史人 ,  大沼英人

IPC: H01L21/84 ,  H01L21/336 ,  H01L21/268 ,  H01L21/78 ,  H01L21/20

CPC classification number: H01L21/84 ,  H01L21/76251

Abstract: 本发明的目的之一在于制造适合批量生产的半导体衬底、以及使用该半导体衬底的半导体装置。在所公开的发明的一种方式中，在支撑衬底上形成至少具有绝缘层、第一电极、第一杂质半导体层的叠层体；在第一杂质半导体层上形成添加有赋予一种导电类型的杂质元素的第一半导体层；在第一半导体层上利用与第一半导体层不同的条件形成添加有赋予一种导电类型的杂质元素的第二半导体层；通过固相生长法，提高第一半导体层及第二半导体层的结晶性，形成第二杂质半导体层；对第二杂质半导体层添加赋予一种导电类型的杂质元素，并添加赋予与一种导电类型不同的导电类型的杂质元素，并且隔着栅绝缘层形成栅电极层，形成源电极层或漏电极层。

公开(公告)号：CN101510524B

公开(公告)日：2013-07-24

申请号：CN200910005793.5

申请日：2009-02-04

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  山崎舜平

IPC: H01L21/762 ,  H01L21/20 ,  H01L21/84 ,  H01L21/316

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/66772

Abstract: 本发明为SOI衬底的制造方法。准备半导体衬底和由绝缘体构成的支撑衬底，在半导体衬底上形成包含氯原子的氧化膜，通过隔着氧化膜对半导体衬底照射加速了的离子，来在离半导体衬底的表面有预定的深度中形成脆弱区域，对氧化膜施加偏压而进行等离子体处理，将半导体衬底的表面与支撑衬底的表面相对，以将氧化膜的表面与支撑衬底的表面接合，在将氧化膜的表面与支撑衬底的表面接合之后进行热处理，并以脆弱区域为边界进行分离，从而中间夹着氧化膜在支撑衬底上形成半导体膜。

公开(公告)号：CN101908476B

公开(公告)日：2013-07-17

申请号：CN201010226655.2

申请日：2006-12-27

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L27/1288 ,  H01L21/266 ,  H01L21/76816 ,  H01L21/84 ,  H01L23/5227 ,  H01L27/1214 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的目的是通过使形成集成电路的图案实现微小化，来提供可以缩小芯片面积的半导体装置的制造方法。例如，本发明的目的是缩小由薄膜晶体管形成的用于IC卡或IC标签的IC芯片。本发明的制造方法包括以下步骤：形成栅电极；在所述栅电极上形成绝缘层；以及在所述绝缘层中形成开口部分。通过使用相移掩模或者全息掩模的曝光工艺，以进行形成栅电极的步骤和在绝缘层中形成开口部分的步骤的一方或双方。因此，即使是玻璃衬底那样平坦度欠佳的衬底，也可以形成微小的图案。

公开(公告)号：CN101950740B

公开(公告)日：2012-09-05

申请号：CN201010231768.1

申请日：2006-10-17

Applicant: 株式会社半导体能源研究所

Inventor： 坂仓真之 ,  大沼英人 ,  桑原秀明

IPC: H01L23/52 ,  H01L21/77 ,  H01L21/768

CPC classification number: H01L27/1244 ,  H01L21/32139 ,  H01L21/76816 ,  H01L21/76834 ,  H01L21/76879 ,  H01L21/76886 ,  H01L23/528 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/124 ,  H01L27/1259 ,  H01L27/1274 ,  H01L27/1288 ,  H01L27/3276 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的一个目的是在不增加步骤数的情况下防止断裂或不良接触，从而形成具有高驱动性能和可靠性的集成电路。本发明将各自设有衍射光栅图案或由具有光强减小功能的半透明膜形成的辅助图案的光掩模或光罩应用于在引线的重叠部分中形成引线的光刻步骤。并且形成用作两层结构的下引线的导电膜，然后，形成抗蚀剂图案以形成下引线的第一层和窄于第一层的第二层来减缓陡直阶梯。

公开(公告)号：CN101335188B

公开(公告)日：2011-11-09

申请号：CN200810127386.7

申请日：2008-06-27

Applicant: 株式会社半导体能源研究所

Inventor： 大沼英人 ,  今林良太 ,  饭洼阳一 ,  牧野贤一郎 ,  永松翔

IPC: H01L21/00 ,  H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L21/336 ,  H01L21/265 ,  H01L21/268 ,  H01L21/304

CPC classification number: H01L27/1266 ,  H01L21/76254 ,  H01L27/1214 ,  H01L29/78654

Abstract: 本发明的目的在于提供一种SOI基板的制造方法，该SOI基板具备即使在使用玻璃基板等耐热温度低的基板时也可以满足实用的要求的单晶半导体层。另外，本发明的目的还在于提供使用了这种SOI基板的可靠性高的半导体装置。对从半导体基板分离且接合在具有绝缘表面的支撑基板上的半导体层照射电磁波，并且对受到电磁波照射的半导体层表面进行研磨处理。通过电磁波照射，可以使半导体层的至少部分区域熔化，使得半导体层中的结晶缺陷减少。而且，通过研磨处理研磨半导体层表面来实现平坦化。因此，通过电磁波照射和研磨处理，可以制造具有结晶缺陷减少且平坦性高的半导体层的SOI基板。

公开(公告)号：CN102226997A

公开(公告)日：2011-10-26

申请号：CN201110161168.7

申请日：2005-05-13

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  大沼英人 ,  纳光明 ,  安西彩 ,  乡戶宏充 ,  二村智哉

IPC: H01L27/32 ,  H01L51/52 ,  H01L29/786

CPC classification number: H01L51/5262 ,  H01L27/1248 ,  H01L27/3244 ,  H01L27/3248 ,  H01L27/3258

Abstract: 本发明涉及一种发光器件，包括：衬底上的薄膜晶体管；薄膜晶体管上的氢化膜，其中该氢化膜具有开口；氢化膜上的电极，该电极通过氢化膜的接触孔与薄膜晶体管的源极和漏极之一电接触；形成在所述电极和氢化膜上的层间绝缘膜，其中该层间绝缘膜覆盖氢化膜的开口；形成在层间绝缘膜上的像素电极，该像素电极通过层间绝缘膜的接触孔与所述电极电接触；覆盖像素电极的外围部分的堤，其中像素电极未被所述堤覆盖的部分与氢化膜的开口重叠；和像素电极上的发光层。