公开(公告)号：CN104051502A

公开(公告)日：2014-09-17

申请号：CN201410089855.6

申请日：2014-03-12

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  B·B·多里斯 ,  P·哈希米 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L29/06

CPC classification number: H01L29/785 ,  H01L29/66795

Abstract: 本发明涉及通过阳极化形成具有介质隔离的体SiGe鳍片。提供了一种制造半导体器件的方法，该方法包括：提供包括硅层、掺杂半导体层和未掺杂硅锗层的材料叠层。通过蚀刻穿过未掺杂硅锗层、掺杂半导体层并且蚀刻含硅层的一部分，由材料叠层形成至少一个鳍片结构。形成与至少一个鳍片结构的至少一个端部接触的隔离区域。阳极化工艺去除至少一个鳍片结构的掺杂半导体层以提供空隙。沉积介质层以填充在硅层和掺杂半导体层之间的空隙。然后在至少一个鳍片结构的沟道部分形成源极和漏极区域。

公开(公告)号：CN103855032A

公开(公告)日：2014-06-11

申请号：CN201310629482.2

申请日：2013-11-29

Applicant: 国际商业机器公司

Inventor： V·S.·巴斯克 ,  A·克哈基弗尔鲁茨 ,  P·克尔比尔 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L21/02 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66795 ,  H01L21/845 ,  H01L27/1211

Abstract: 本发明涉及半导体器件的制造方法和用于半导体器件的装置。该方法包括：在块体衬底上的埋入氧化物层上形成拉伸SSOI层；在SSOI层中形成多个翅片；去除翅片的一部分；将翅片的剩余部分退火以松弛翅片的拉伸应变；和合并翅片的剩余部分。

公开(公告)号：CN103380480A

公开(公告)日：2013-10-30

申请号：CN201280009465.2

申请日：2012-01-26

Applicant: 国际商业机器公司

Inventor： B·海克麦特朔-塔巴里 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克 ,  D·K·萨达那 ,  G·G·沙希迪 ,  D·沙赫莉亚迪

IPC: H01L21/00

CPC classification number: C30B25/04 ,  C30B25/105 ,  C30B25/14 ,  C30B25/183 ,  C30B25/186 ,  C30B29/06 ,  C30B33/12 ,  H01L21/02381 ,  H01L21/02395 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02584 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/3065

Abstract: 一种外延方法包括提供（402）衬底材料的暴露的晶体区域。在低温工艺中将硅外延沉积（404）在所述衬底材料上，其中沉积温度低于500摄氏度。用稀释气体稀释（408）源气体，其中稀释气体与源气体的气体比小于1000。

公开(公告)号：CN1818154A

公开(公告)日：2006-08-16

申请号：CN200610000445.5

申请日：2006-01-05

Applicant: 国际商业机器公司

Inventor： J·P·德索萨 ,  J·A·奥特 ,  A·雷茨尼采克 ,  D·K·萨丹那 ,  K·L·森格尔

IPC: C30B33/02

CPC classification number: H01L21/187 ,  H01L21/76251

Abstract: 本发明提供了一种用于除去和减小在硅晶片接合之后留在Si－Si界面处的超薄界面氧化物的厚度的方法。具体，本发明提供了一种用于除去亲水Si－Si晶片接合之后留下的超薄界面氧化物以形成具有与通过疏水接合获得的相当特性的接合Si－Si界面的方法。通过高温退火，例如，在1300℃－1330℃下退火1－5小时，分解掉近约2到约3nm的界面氧化物层。当在接合界面处的Si表面具有不同的表面取向时，例如，当具有(100)取向的Si表面接合到具有(110)取向的Si表面时，使用本发明的方法最佳。在本发明的更通常的方面，可以使用类似的退火工艺除去设置于两个含硅半导体材料的接合界面处的多余材料。两个含硅半导体材料在表面晶体取向、微结构(单晶、多晶或无定形)和组成上可以相同或不同。

公开(公告)号：CN117795659A

公开(公告)日：2024-03-29

申请号：CN202280054625.9

申请日：2022-09-27

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  S·西埃格 ,  S·戈什 ,  崔起植 ,  R·克里希南 ,  A·雷茨尼采克

IPC: H01L21/768 ,  H01L23/528 ,  H01L29/786

Abstract: 集成芯片和形成集成芯片的方法，包括在衬底之上形成层堆叠，该层堆叠包括在第一牺牲层之上的器件堆叠。用第一蚀刻停止层替换第一牺牲层。移除衬底，暴露层堆叠的衬底侧。蚀刻层堆叠的衬底侧以形成沟槽，沟槽停止在第一蚀刻停止层上。在沟槽中形成导电线。

公开(公告)号：CN117203768A

公开(公告)日：2023-12-08

申请号：CN202280017918.X

申请日：2022-02-22

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  谢瑞龙 ,  A·雷茨尼采克 ,  张婧芸

IPC: H01L27/092

Abstract: 一种半导体结构及其制造方法，包括位于半导体衬底上的沟道纳米片之间的内间隔物，位于半导体结构的第一侧上的内间隔物的第一部分和位于与第一侧相对的第二侧上的内间隔物的第二部分，第一侧上的内间隔物的第一部分包括从内间隔物的第一部分的中间顶表面向外延伸的突出区域，以及与内间隔物直接接触的金属栅极堆叠，内间隔物的第一部分包括夹断金属栅极堆叠以增加第一侧上的阈值电压的突出区域。

公开(公告)号：CN116830201A

公开(公告)日：2023-09-29

申请号：CN202180083147.X

申请日：2021-11-10

Applicant: 国际商业机器公司

Inventor： 龚南博 ,  安藤崇志 ,  R·L·布鲁斯 ,  A·雷茨尼采克 ,  B·赫克马绍尔塔巴里

IPC: G11C13/00

Abstract: 一种结构，包括底部电极(104)、垂直对准的相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(106)。一种结构，包括底部电极(104)、相变材料层(106)和在所述相变材料层(106)上方垂直对准的双向阈值切换层(118)、以及第二阻挡层(120，所述第二阻挡层将所述双向阈值切换层(118)与顶部电极(122)物理地分离。一种方法，包括：形成包括衬里的结构，所述衬里在第一阻挡层(108)上方垂直对准，所述第一阻挡层(108)在相变材料层(106)上方垂直对准，所述相变材料层(106)在底部电极(104)上方垂直对准；形成围绕所述结构的电介质(114)；以及在所述第一阻挡层(108)上形成双向阈值切换层(118)，所述双向阈值切换层(118)的垂直侧表面与所述第一阻挡层(108)、所述相变材料层(106)和所述底部电极(104)垂直对准。

公开(公告)号：CN115066749A

公开(公告)日：2022-09-16

申请号：CN202180012703.4

申请日：2021-01-12

Applicant: 国际商业机器公司

Inventor： J·马尼斯卡尔科 ,  本山幸一 ,  O·范德斯特拉滕 ,  S·德夫里 ,  A·雷茨尼采克

IPC: H01L23/532

Abstract: 一种互连结构及其形成方法，包括在介电层内形成凹槽，并在凹槽内保形沉积阻挡层。在阻挡层上方形成注入钴的钌衬里，通过在第一衬里上方堆叠第二衬里来形成含钴的钌衬里，第一衬里位于阻挡层上方。第一衬里包括钌，而第二衬里包括钴。钴原子从第二衬里迁移到第一衬里，形成注入钴的钌衬里。在注入钴的钌衬里上方沉积导电材料以填充凹槽，随后沉积由钴制成的覆盖层。

公开(公告)号：CN114649399A

公开(公告)日：2022-06-21

申请号：CN202111435501.9

申请日：2021-11-29

Applicant: 国际商业机器公司

Inventor： 张婧芸 ,  安藤崇志 ,  李忠贤 ,  A·雷茨尼采克

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78

Abstract: 本发明涉及一种半导体结构。该半导体结构包括在衬底上的纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层以及围绕纳米片堆叠的第一子组的半导体沟道层的结晶化栅极电介质层、在结晶化栅极电介质的顶部上并且包围纳米片堆叠的第一子组的半导体沟道材料层的偶极层、以及由围绕纳米片堆叠的第二子组的半导体沟道层的扩散的偶极材料改性的栅极电介质。一种方法，包括在衬底上形成纳米片堆叠，每个纳米片堆叠包括牺牲半导体材料和半导体沟道材料的交替层，去除纳米片堆叠的组的牺牲半导体材料层，形成围绕纳米片堆叠的半导体沟道层的栅极电介质，以及结晶化纳米片堆叠的子组的栅极电介质。

公开(公告)号：CN106024787B

公开(公告)日：2018-11-30

申请号：CN201610177197.5

申请日：2016-03-25

Applicant: 国际商业机器公司

Inventor： V·S·巴斯克 ,  A·雷茨尼采克

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10826 ,  H01L27/10832 ,  H01L27/10867 ,  H01L27/1087 ,  H01L27/10879 ,  H01L29/7856 ,  H01L2029/7858

Abstract: 公开了半导体装置及其制造方法。一种半导体结构包括用于finFET鳍的替代带，该替代带提供存储电容器与鳍之间的连通。存储电容器位于在衬底中形成的深沟槽中，并且鳍被形成在衬底的表面上。替代带允许鳍电连接到存储电容器，并且与存储电容器和鳍直接物理连通。可以通过去除牺牲带并且合并从鳍外延生长的材料和从电容器外延生长的材料来形成替代带。相对于从电容器生长的外延生长材料，以更慢速度生长从鳍生长的外延生长材料。通过在替代带形成之前去除牺牲带，限制了可能导致相邻电容器之间短路的外延过生长。