公开(公告)号：CN101038933A

公开(公告)日：2007-09-19

申请号：CN200710086002.7

申请日：2007-03-07

Applicant: 国际商业机器公司

Inventor： S·W·比德尔 ,  D·K·萨达那 ,  A·雷茨尼采克 ,  J·P·德索萨 ,  K·W·施瓦茨

IPC: H01L29/02 ,  H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/823807 ,  H01L29/78 ,  H01L29/7843

Abstract: 描述了一种用于控制应变半导体层中位错行为的结构和方法，引入缓变合金区域以提供应变梯度，从而改变位错在接近MOSFET的源极和漏极的半导体层中向上传播或滑移的斜率或曲率。应变半导体层的上表面可以是粗糙的和/或包含构图的介质层或硅化物，从而在选定的表面区域内捕获位错的上端。本发明解决了位错段同时经过MOSFET的源极和漏极时产生泄漏电流或两者间短路的问题。

公开(公告)号：CN1818154A

公开(公告)日：2006-08-16

申请号：CN200610000445.5

申请日：2006-01-05

Applicant: 国际商业机器公司

Inventor： J·P·德索萨 ,  J·A·奥特 ,  A·雷茨尼采克 ,  D·K·萨丹那 ,  K·L·森格尔

IPC: C30B33/02

CPC classification number: H01L21/187 ,  H01L21/76251

Abstract: 本发明提供了一种用于除去和减小在硅晶片接合之后留在Si－Si界面处的超薄界面氧化物的厚度的方法。具体，本发明提供了一种用于除去亲水Si－Si晶片接合之后留下的超薄界面氧化物以形成具有与通过疏水接合获得的相当特性的接合Si－Si界面的方法。通过高温退火，例如，在1300℃－1330℃下退火1－5小时，分解掉近约2到约3nm的界面氧化物层。当在接合界面处的Si表面具有不同的表面取向时，例如，当具有(100)取向的Si表面接合到具有(110)取向的Si表面时，使用本发明的方法最佳。在本发明的更通常的方面，可以使用类似的退火工艺除去设置于两个含硅半导体材料的接合界面处的多余材料。两个含硅半导体材料在表面晶体取向、微结构(单晶、多晶或无定形)和组成上可以相同或不同。

公开(公告)号：CN110476292B

公开(公告)日：2022-11-04

申请号：CN201880022855.0

申请日：2018-02-21

Applicant: 国际商业机器公司

Inventor： 李允锡 ,  D·萨达纳 ,  J·P·德索萨

IPC: H01M10/058 ,  H01M10/0525 ,  H01M4/64

Abstract: 提供一种固态锂基电池，其中在充电/再充电循环期间锂岛(即，团块)的形成减少或甚至消除。通过在锂基固态电解质层和固态锂基电池的顶部电极之间形成锂成核增强衬垫，可以提供锂岛(即，团块)的减少或消除。

公开(公告)号：CN110476292A

公开(公告)日：2019-11-19

申请号：CN201880022855.0

申请日：2018-02-21

Applicant: 国际商业机器公司

Inventor： 李允锡 ,  D·萨达纳 ,  J·P·德索萨

IPC: H01M10/058 ,  H01M10/0525 ,  H01M4/64

Abstract: 提供一种固态锂基电池，其中在充电/再充电循环期间锂岛(即，团块)的形成减少或甚至消除。通过在锂基固态电解质层和固态锂基电池的顶部电极之间形成锂成核增强衬垫，可以提供锂岛(即，团块)的减少或消除。

公开(公告)号：CN100573906C

公开(公告)日：2009-12-23

申请号：CN200710086002.7

申请日：2007-03-07

Applicant: 国际商业机器公司

Inventor： S·W·比德尔 ,  D·K·萨达那 ,  A·雷茨尼采克 ,  J·P·德索萨 ,  K·W·施瓦茨

IPC: H01L29/02 ,  H01L29/78 ,  H01L21/20 ,  H01L21/336

CPC classification number: H01L29/1054 ,  H01L21/823807 ,  H01L29/78 ,  H01L29/7843

Abstract: 描述了一种用于控制应变半导体层中位错行为的结构和方法，引入缓变合金区域以提供应变梯度，从而改变位错在接近MOSFET的源极和漏极的半导体层中向上传播或滑移的斜率或曲率。应变半导体层的上表面可以是粗糙的和/或包含构图的介质层或硅化物，从而在选定的表面区域内捕获位错的上端。本发明解决了位错段同时经过MOSFET的源极和漏极时产生泄漏电流或两者间短路的问题。

公开(公告)号：CN1179408C

公开(公告)日：2004-12-08

申请号：CN98122941.7

申请日：1998-11-27

Applicant: 国际商业机器公司

Inventor： D·K·萨达纳 ,  J·P·德索萨

IPC: H01L21/76

CPC classification number: H01L21/26533 ,  H01L21/2654 ,  H01L21/76243

Abstract: 提供了一种在半导体衬底内制备缺陷引入掩埋氧化(DIBOX)区域的方法，其中包括产生稳定的缺陷区的第一低能量注入步骤；产生与稳定的缺陷区邻接的非晶层的第二低能量注入步骤；氧化并可选地退火。这里还提供了包括具有所述DIBOX的所述半导体衬底的绝缘体上硅(SOI)材料。

公开(公告)号：CN1227963A

公开(公告)日：1999-09-08

申请号：CN98122941.7

申请日：1998-11-27

Applicant: 国际商业机器公司

Inventor： D·K·萨达纳 ,  J·P·德索萨

IPC: H01L21/00

CPC classification number: H01L21/26533 ,  H01L21/2654 ,  H01L21/76243

Abstract: 提供了一种在半导体衬底内制备缺陷引入掩埋氧化(DIBOX)区域的方法，其中包括产生稳定的缺陷区的第一低能量注入步骤；产生与稳定的缺陷区邻接的非晶层的第二低能量注入步骤；氧化并可选地退火。这里还提供了包括具有所述DIBOX的所述半导体衬底的绝缘体上硅(SOI)材料。