公开(公告)号：CN116529819A

公开(公告)日：2023-08-01

申请号：CN202180078881.7

申请日：2021-10-21

Applicant: 国际商业机器公司

Inventor： 金永硕 ,  李忠贤 ,  T·M·菲利普 ,  徐顺天 ,  玉仁祚 ,  A·雷茨尼采克

IPC: G11C11/00

Abstract: 呈现垂直电阻式存储器阵列。所述阵列包括柱电极和围绕所述柱电极的所述侧周界的开关衬垫。该阵列包括连接到开关衬垫的第一侧的两个或更多个垂直堆叠的单池(SC)电极。开关衬垫、柱电极和每一个SC电极的并置形成相应电阻开关单元(例如，OxRRAM单元)。这些单元的垂直组或组可并联连接并且各自共享相同的柱电极。垂直单元组中的单元可以作为组写入或读取，以限制组内的任何一个或多个单独单元的不一致CF形成的影响。

公开(公告)号：CN104167361B

公开(公告)日：2017-04-12

申请号：CN201410206585.2

申请日：2014-05-16

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L21/02532 ,  H01L21/02164 ,  H01L21/02381 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/76237 ,  H01L21/76283 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/16 ,  H01L29/161 ,  H01L29/167 ,  H01L29/66795

Abstract: 本发明涉及FinFET结构及其形成方法。使用具有掺碳外延硅层的体硅衬底制造带有鳍的结构。该结构的pFET区域包括硅锗鳍。这些鳍通过对所述结构进行退火以将含锗层与邻接的晶体硅层混合而形成。所述结构还包括nFET区域，所述nFET区域包括由所述晶体硅层形成的硅鳍。在所述nFET区域中的所述含锗层被去除，从而在所述nFET区域中的所述晶体硅层下方产生空间。在所述空间内提供绝缘材料。通过浅沟槽隔离区使所述pFET区域与所述nFET区域电隔离。

公开(公告)号：CN103871896B

公开(公告)日：2017-03-01

申请号：CN201310628671.8

申请日：2013-11-29

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  A·克哈基弗尔鲁茨 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L29/08 ,  H01L29/78

CPC classification number: H01L29/7848 ,  H01L29/045 ,  H01L29/0847 ,  H01L29/165 ,  H01L29/4983 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/7841 ,  H01L29/78618 ,  H01L29/78654

Abstract: 本发明涉及半导体结构和制造方法。一种FET结构，包括外延的源极区和漏极区，其包括大的接触面积并表现出低电阻率和低栅极至源极/漏极寄生电容。横向刻蚀所述源极区和漏极区而不包括所述源极区/漏极区之间以及其相关联的接触的所述接触面积，以提供用于容纳低k电介质材料的凹陷。在所述抬升的源极区/漏极区和栅极导体之间，同时在所述栅极导体和诸如ETSOI或PDSOI衬底的衬底之间提供高k电介质层。所述结构可以用在诸如MOSFET装置的微电子装置中。

公开(公告)号：CN103855032B

公开(公告)日：2016-08-17

申请号：CN201310629482.2

申请日：2013-11-29

Applicant: 国际商业机器公司

Inventor： V·S.·巴斯克 ,  A·克哈基弗尔鲁茨 ,  P·克尔比尔 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L21/02 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66795 ,  H01L21/845 ,  H01L27/1211

Abstract: 本发明涉及半导体器件的制造方法和用于半导体器件的装置。该方法包括：在块体衬底上的埋入氧化物层上形成拉伸SSOI层；在SSOI层中形成多个翅片；去除翅片的一部分；将翅片的剩余部分退火以松弛翅片的拉伸应变；和合并翅片的剩余部分。

公开(公告)号：CN113228322B

公开(公告)日：2024-09-06

申请号：CN202080007813.7

申请日：2020-01-28

Applicant: 国际商业机器公司

Inventor： 李忠贤 ,  安藤崇志 ,  A·雷茨尼采克 ,  张婧芸 ,  P·哈什米

IPC: H10B63/00 ,  H10N70/20 ,  H01L27/088 ,  H01L21/28

Abstract: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部，其中，垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极，以及在顶部源极/漏极上的底部电极层，其中，底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。

公开(公告)号：CN116601642A

公开(公告)日：2023-08-15

申请号：CN202180080220.8

申请日：2021-11-09

Applicant: 国际商业机器公司

Inventor： 龚南博 ,  安藤崇志 ,  B·海克马特少塔巴瑞 ,  A·雷茨尼采克

IPC: G06N3/063

Abstract: 电路结构包括具有第一栅电极、第一源电极和第一漏电极的第一铁电场效应晶体管(FeFET)和具有第二栅电极、第二源电极和第二漏电极的第二FeFET。第一栅电极连接到字线，并且第一源电极和第二源电极连接到位线。第一漏电极连接至第二栅电极并且第二漏电极连接至偏压线。通过组合两个电路结构来构造权重突触结构。多个权重突触结构被结合到交叉式阵列中。

公开(公告)号：CN114747016A

公开(公告)日：2022-07-12

申请号：CN202080084126.5

申请日：2020-11-27

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  K·巴拉克里希南 ,  B·赫克玛特绍塔巴里 ,  安藤崇志

IPC: H01L27/24 ,  H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体结构(100)可以包括：两个竖直传输场效应晶体管，该竖直传输场效应晶体管包括顶部源漏极(124)、底部源漏极(106)和外延沟道(120)；以及在两个竖直传输场效应晶体管之间的电阻式随机存取存储器，该电阻式随机存取存储器可以包括氧化物层(144)、顶部电极(146)和底部电极，其中，氧化物层(144)可以接触两个竖直场效应晶体管的顶部源漏极。顶部源漏极(124)可以用作电阻式随机存取存储器的底部电极。半导体结构(100)可以包括在两个竖直传输场效应晶体管之间的浅沟槽隔离(136)，该浅沟槽隔离(136)可以被嵌入在第一间隔物(108)、被掺杂的源极(106)、以及衬底(102)的一部分中。

公开(公告)号：CN107210225A

公开(公告)日：2017-09-26

申请号：CN201680005565.6

申请日：2016-01-04

Applicant: 国际商业机器公司

Inventor： B·多里斯 ,  K·里姆 ,  A·雷茨尼采克 ,  D·D·鲁 ,  A·卡基菲鲁兹 ,  程慷果

IPC: H01L21/336 ,  H01L29/78

Abstract: 一种用于制造半导体器件的方法包括：提供绝缘体上应变硅(SSOI)结构，该SSOI结构包括设置在衬底(10)上的电介质层(20)、设置在电介质层(20)上的硅锗层(30)、以及直接设置在硅锗层(30)上的应变半导体材料层(40)；在SSOI结构上形成多个鳍(43、45)；在nFET区域中的至少一个鳍的部分之上形成栅极结构(50)；在pFET区域中的至少一个鳍的部分之上形成栅极结构(60)；去除pFET区域中的至少一个鳍的部分之上的栅极结构(60)；去除通过上述去除而被暴露的硅锗层(30)；以及在pFET区域中的至少一个鳍的部分之上形成新的栅极结构(90)，以使得新的栅极结构(90)在全部四侧包围该部分。

公开(公告)号：CN104025298B

公开(公告)日：2017-03-08

申请号：CN201280061138.1

申请日：2012-08-07

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  T·N·亚当 ,  A·克哈基弗尔鲁茨 ,  A·雷茨尼采克

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/12

Abstract: 通过在替换栅极HK/MG(80,85)流程中经由ETSOI(20)层和BOX(15)层进行蚀刻来在晶体管和电容器区域中分别形成ETSOI晶体管以及电容器、结合二极管、背端接触部和电阻器的组合。电容器和其它器件的形成与ETSOI替换栅极CMOS流程兼容。低电阻的电容器电极使得可以获得高质量的电容器和器件。通过光刻与伴随有的适当蚀刻相结合来实现在伪栅极(27)图案化期间不存在形貌。

公开(公告)号：CN103227104B

公开(公告)日：2016-09-07

申请号：CN201310022134.9

申请日：2013-01-21

Applicant: 国际商业机器公司

Inventor： T·N·亚当 ,  程慷果 ,  何虹 ,  A·卡基菲鲁兹 ,  李金红 ,  A·雷茨尼采克

IPC: H01L21/20

CPC classification number: H01L21/0245 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02507 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/66636 ,  H01L29/7848

Abstract: 本发明的一些实施例涉及改进的硅碳膜结构和方法。公开了一种改进的硅碳膜结构。该膜结构包括硅碳和硅的多个层。该多个层形成具有增加的代位碳含量的应力膜结构，并且用于诱发改善特定类型的场效应晶体管的载流子迁移率的应力。