-
公开(公告)号：CN103582930B
公开(公告)日：2016-10-26
申请号：CN201280018022.X
申请日：2012-03-07
Applicant: 国际商业机器公司
CPC classification number: H01L29/0603 , H01L29/1054 , H01L29/4236 , H01L29/66545 , H01L29/66553 , H01L29/66621 , H01L29/66628 , H01L29/66651 , H01L29/66772 , H01L29/78
Abstract: 公开了具有凹陷沟道和突变结的MOSFET和用于制造该MOSFET的方法。所述方法包括在虚设栅极处于适当位置时制造源极和漏极延伸。所述源极/漏极延伸与硅衬底产生扩散结。所述方法包括除去所述虚设栅极以及在所述硅衬底中蚀刻凹陷。所述凹陷与所述源极和漏极结的至少一部分相交。然后，通过生长硅膜以至少部分填充所述凹陷而形成沟道。所述沟道与源极和漏极具有陡峭结，而保留在沟道下方的未被蚀刻的硅具有与源极和漏极的扩散结。由此，可以产生在同一晶体管中具有两个结区（陡峭和扩散）的MOSFET。
-
公开(公告)号：CN102318046A
公开(公告)日：2012-01-11
申请号：CN201080007382.0
申请日：2010-01-22
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L21/033
Abstract: 通过提供衬底并且在衬底顶上形成含半导体层来形成半导体器件。然后在含半导体层顶上形成具有多个开口的掩膜，其中掩膜的多个开口中的相邻开口以最小特征尺寸隔开。此后，进行倾斜离子注入以向含半导体层的第一部分引入掺杂剂，其中实质上不含掺杂剂的其余部分存在于掩膜之下。相对于含半导体层的实质上不含掺杂剂的其余部分选择性地去除含半导体层的包含掺杂剂的第一部分以提供亚光刻尺寸的图案，并且向衬底中转移图案以提供亚光刻尺寸的鳍结构。
-
公开(公告)号：CN114747029A
公开(公告)日：2022-07-12
申请号：CN202080082306.X
申请日：2020-11-18
Applicant: 国际商业机器公司
Abstract: 芯片内磁场控制设备形成在约瑟夫逊结(JJ)结构附近。芯片内磁场控制设备包括与JJ结构横向相邻的布线结构。在一些实施例中，除了布线结构之外，磁场控制设备还包括连接到布线结构并位于JJ结构下方的导电板。使用穿过布线结构的电流直接或间接地将磁场感应到JJ结构中。可以通过穿过布线结构的电流量来调制场强度。可以根据需要通过停止使电流流过布线结构来关闭磁场。
-
公开(公告)号：CN107210225B
公开(公告)日：2020-07-07
申请号：CN201680005565.6
申请日：2016-01-04
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种用于制造半导体器件的方法包括：提供绝缘体上应变硅(SSOI)结构，该SSOI结构包括设置在衬底(10)上的电介质层(20)、设置在电介质层(20)上的硅锗层(30)、以及直接设置在硅锗层(30)上的应变半导体材料层(40)；在SSOI结构上形成多个鳍(43、45)；在nFET区域中的至少一个鳍的部分之上形成栅极结构(50)；在pFET区域中的至少一个鳍的部分之上形成栅极结构(60)；去除pFET区域中的至少一个鳍的部分之上的栅极结构(60)；去除通过上述去除而被暴露的硅锗层(30)；以及在pFET区域中的至少一个鳍的部分之上形成新的栅极结构(90)，以使得新的栅极结构(90)在全部四侧包围该部分。
-
公开(公告)号：CN102640273A
公开(公告)日：2012-08-15
申请号：CN201080054317.3
申请日：2010-10-28
Applicant: 国际商业机器公司
IPC: H01L21/336
CPC classification number: H01L29/66803 , H01L21/26586
Abstract: 一种用于制造集成电路的特征的方法包括：在半导体器件的表面上构图第一半导体结构，以及在所述第一半导体结构的相对侧上外延生长半导体材料以形成鳍片。将第一倾斜离子注入施加于所述第一半导体结构的一侧以掺杂所述一侧上的各鳍片。选择性地去除所述第一半导体结构以暴露所述鳍片。使用所述鳍片形成鳍片场效晶体管。
-
Patent Agency Ranking
公开(公告)号：CN117678022A
公开(公告)日：2024-03-08
申请号：CN202280050907.1
申请日：2022-07-26
Applicant: 国际商业机器公司
IPC: G11C11/16
Abstract: 一种用于eFlash替换的嵌入式eMRAM设备，其包括位于顶部电极与底部电极之间以用于形成MRAM阵列的MTJ柱。底部电极被设置在衬底上方并且被第一电介质间隔件包围，而顶部电极被设置在MTJ柱上方并且被第二电介质间隔件包围。底部金属板被设置在第一电介质层与第二电介质层之间的底部电极的相对侧上，并且通过第一电介质间隔件与底部电极电隔离。顶部金属板被设置在第三与第四电介质层之间的顶部电极的相对侧上，并且通过第二电介质间隔件与顶部电极电隔离。被施加在顶部金属板和底部金属板的偏置电压在MTJ柱上生成外部电场以用于创建VCMA效应。
-
-
公开(公告)号：CN103582930A
公开(公告)日：2014-02-12
申请号：CN201280018022.X
申请日：2012-03-07
Applicant: 国际商业机器公司
CPC classification number: H01L29/0603 , H01L29/1054 , H01L29/4236 , H01L29/66545 , H01L29/66553 , H01L29/66621 , H01L29/66628 , H01L29/66651 , H01L29/66772 , H01L29/78
Abstract: 公开了具有凹陷沟道和突变结的MOSFET和用于制造该MOSFET的方法。所述方法包括在虚设栅极处于适当位置时制造源极和漏极延伸。所述源极/漏极延伸与硅衬底产生扩散结。所述方法包括除去所述虚设栅极以及在所述硅衬底中蚀刻凹陷。所述凹陷与所述源极和漏极结的至少一部分相交。然后，通过生长硅膜以至少部分填充所述凹陷而形成沟道。所述沟道与源极和漏极具有陡峭结，而保留在沟道下方的未被蚀刻的硅具有与源极和漏极的扩散结。由此，可以产生在同一晶体管中具有两个结区（陡峭和扩散）的MOSFET。
-
公开(公告)号：CN115280528A
公开(公告)日：2022-11-01
申请号：CN202180020436.5
申请日：2021-02-01
Applicant: 国际商业机器公司
Abstract: 提供了一种制造双磁性隧道结器件的方法。该方法包括：形成第一磁性隧道结堆叠(204)，在第一磁性隧道结堆叠(204)上形成自旋导电层(206)，以及在自旋导电层(206)上形成第二磁性隧道结堆叠(704)。第二磁性隧道结堆叠(704)的宽度大于第一磁性隧道结堆叠(204)的宽度。相对于相关的单磁性隧道结器件，双磁性隧道结器件可以实现切换效率的提升，并且可以实现潜在地减小切换电流的增加的磁阻比。
-
公开(公告)号：CN108431953B
公开(公告)日：2021-09-28
申请号：CN201680070960.2
申请日：2016-12-15
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种制造垂直场效应晶体管的方法，包括在衬底(100)中形成第一凹槽(170)；从第一凹槽(170)的第一底部表面(190)外延生长第一漏极(400)；从形成在衬底(100)中的第二凹槽(175)的第二底部表面(195)外延生长第二漏极(600)；在第一漏极(400)和第二漏极(600)上外延生长沟道材料(700)；在沟道材料(700)中形成沟槽(740)以在第一漏极(400)上形成一个或多个鳍状物沟道(750)以及在第二漏极(600)上形成一个或多个鳍状物沟道(750)，其中在第一漏极(400)上方的沟槽(740)延伸到第一漏极(400)的表面，并且在第二漏极(600)上方的沟槽(740)延伸至第二漏极(600)的表面；在一个或多个鳍状物沟道(750)中的每一个上形成栅极结构(1030)；以及在与第一漏极(400)和第二漏极(500)相关联的每个鳍状物沟道(750)上生长源极(1520，1540)。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.021 seconds)
