公开(公告)号：CN119318217A

公开(公告)日：2025-01-14

申请号：CN202380042137.0

申请日：2023-04-27

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  崔起植 ,  王俊利 ,  S·戈什 ,  J·福罗吉尔 ,  成敏圭 ,  T·斯坦达尔特 ,  N·J·劳贝特 ,  卜惠明

IPC: H10D30/43 ,  H10D62/10 ,  H01L21/768 ,  H01L21/283 ,  B82Y10/00 ,  H01L23/528 ,  H10D64/23 ,  H10D64/27 ,  H10D30/01

Abstract: 第一源极漏极区(254)和第二源极漏极区(254)，连接到第一源极漏极区的上部源极漏极接触部(266)，连接到第二源极漏极区的底部源极漏极接触部(282)，电介质间隔件(280)围绕底部源极漏极接触部的相对的垂直侧表面并且与底部隔离区的垂直侧表面和下水平表面重叠。底部源极漏极接触部(282)的宽度宽于第二源极漏极(254)的宽度。在第一和第二纳米片堆叠(212,264,234)之间和下方的开口中形成非掺杂的硅缓冲外延(250)，形成接触部至与其相邻的第一源极漏极，去除第一和第二纳米片堆叠之间的第二源极漏极下方的非掺杂的硅缓冲外延，形成底部接触部，底部接触部的宽度宽于第二源极漏极的宽度。

公开(公告)号：CN117795659A

公开(公告)日：2024-03-29

申请号：CN202280054625.9

申请日：2022-09-27

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  S·西埃格 ,  S·戈什 ,  崔起植 ,  R·克里希南 ,  A·雷茨尼采克

IPC: H01L21/768 ,  H01L23/528 ,  H01L29/786

Abstract: 集成芯片和形成集成芯片的方法，包括在衬底之上形成层堆叠，该层堆叠包括在第一牺牲层之上的器件堆叠。用第一蚀刻停止层替换第一牺牲层。移除衬底，暴露层堆叠的衬底侧。蚀刻层堆叠的衬底侧以形成沟槽，沟槽停止在第一蚀刻停止层上。在沟槽中形成导电线。

公开(公告)号：CN116438628A

公开(公告)日：2023-07-14

申请号：CN202180076269.6

申请日：2021-11-01

Applicant: 国际商业机器公司

Inventor： D·沃尔珀特 ,  D·J·德舍纳 ,  L·A·克莱文格 ,  M·罗曼 ,  S·戈什

IPC: H01L21/00

Abstract: 一种方法可包括获得晶片的特性数据。特性数据可对应于处于处理状态的晶片，并且可包括晶片的一组应力值。该晶片可以包括前侧、与前侧相对的后侧、以及一组区域。该一组应力值可以包括对应于第一区域的第一应力值。在处理状态下，可以在晶片的前侧上完成一个或多个前侧处理。该方法可以包括确定第一应力值超过应力阈值并生成补偿图。补偿图可以标识用于形成一个或多个沟槽的一个或多个区域。该方法可以包括基于补偿图，发起在第一区域中的晶片的后侧上形成第一沟槽。

公开(公告)号：CN119234319A

公开(公告)日：2024-12-31

申请号：CN202380041579.3

申请日：2023-03-14

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  崔起植 ,  王俊利 ,  S·戈什 ,  J·福罗吉尔 ,  成敏圭 ,  T·斯坦达尔特 ,  N·J·劳贝特 ,  卜惠明

IPC: H01L29/786 ,  H01L29/06 ,  H01L21/8234 ,  H01L29/417 ,  H01L29/423

Abstract: 与第一晶体管相邻的第一源漏区、与第二晶体管相邻的第二源漏区、在第一源漏区上方的上源漏接触、在第二源漏区下方的底部源漏接触，底部源漏接触和上源漏接触在相对两侧上，底部源漏接触的水平表面与围绕第二源漏区的介电侧间隔体的水平表面相邻。在实施例中，底部源漏接触围绕源漏区的垂直侧。一种方法，包括形成第一和第二纳米片堆叠，形成与第一纳米片堆叠相邻的第一源漏区的顶部源漏接触，形成与第二纳米片堆叠相邻的第二源漏区的下水平表面的底部源漏接触。

公开(公告)号：CN118476022A

公开(公告)日：2024-08-09

申请号：CN202280086119.8

申请日：2022-11-22

Applicant: 国际商业机器公司

Inventor： 谢瑞龙 ,  崔起植 ,  S·戈什 ,  S·穆克什 ,  朱文熙 ,  杨敏贤 ,  B·普拉纳萨蒂哈伦 ,  卜惠明 ,  赵凯 ,  J·C·阿诺德 ,  B·安德森 ,  郭德超

IPC: H01L23/528

Abstract: 一种装置包括第一互连结构、第二互连结构、包括第一晶体管的第一单元、包括第二晶体管的第二单元、将第一晶体管的源极/漏极元件连接到第一互连结构的第一接触、以及将第二晶体管的源极/漏极元件连接到第二互连结构的第二接触。第一单元被设置为与第二单元相邻，第一晶体管被设置为与第二晶体管相邻。第一和第二单元设置在第一和第二互连结构之间。

公开(公告)号：CN118103971A

公开(公告)日：2024-05-28

申请号：CN202280068357.6

申请日：2022-10-28

Applicant: 国际商业机器公司

Inventor： D·S·格兰特 ,  S·穆克什 ,  崔起植 ,  S·戈什 ,  谢瑞龙

IPC: H01L21/74 ,  H01L23/528 ,  H01L21/768 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/66

Abstract: 本文中的实施例包括具有连接到第一场效应晶体管(FET)区域的第一源极/漏极(S/D)、连接到第二FET区域的第二S/D和埋入式电源轨(BPR)区域的半导体结构。BPR区域可以包括BPR、内衬在BPR区域的第一横向侧的第一电介质衬垫和内衬在第二横向侧的第二电介质衬垫。第一电介质衬垫将BPR与第一FET区域和第一S/D隔离，并且第二电介质衬垫将BPR与第二FET区域隔离。实施例还可以包括通过BPR区域的第二横向侧电连接第二S/D和BPR的触点。衬垫使得BPR能够在栅极和S/D形成之后形成，从而BPR在栅极和S/D的退火工艺期间不引起问题。