公开(公告)号：CN101635270B

公开(公告)日：2011-01-26

申请号：CN200910000401.6

申请日：2009-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/316 ,  H01L21/3105

CPC classification number: H01L21/76224 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3105 ,  H01L21/3125 ,  H01L21/316

Abstract: 本发明涉及一种集成电路结构的制造方法，至少包括：提供一半导体基材，此半导体基材至少包括一上表面；形成一开口从上表面延伸到半导体基材中；利用旋转涂布方式填充一前驱物至开口中；对前驱物进行一蒸汽固化，以形成一介电材料；在蒸汽固化后，对介电材料进行一化学机械研磨；以及在化学机械研磨后，对介电材料进行一蒸汽退火，其中进行该蒸汽固化与该蒸汽退火时是利用氢气与氧气，该蒸汽固化具有一第一氢与氧组合分压，该蒸汽退火具有一第二氢与氧组合分压，其中该第一氢与氧组合分压大于该第二氢与氧组合分压。

公开(公告)号：CN101510499A

公开(公告)日：2009-08-19

申请号：CN200810135497.2

申请日：2008-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李俊鸿 ,  钟嘉麒 ,  陈欣志 ,  许俊豪 ,  陈能国

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139

Abstract: 本发明涉及一种在沟渠中的集成电路结构的蚀刻方法。设置欲蚀刻层于此结构上与沟渠中。沉积碳氟基(CF－based)聚合物于欲蚀刻层上，再沉积氧氯化硅(SiOCl)基聚合物的覆盖层。碳氟基聚合物降低沟渠的宽度至一程度，以使很少或没有氧氯化硅基聚合物沉积在沟渠的底部。进行氧等离子体蚀刻，以蚀刻穿过位在沟渠底部的碳氟基聚合物。此氧等离子体蚀刻对氧氯化硅基聚合物具有很小的作用，因此结构的上表面仍受到聚合物的覆盖。因此，这些上表面在后续蚀刻欲蚀刻层期间仍受到充分的保护。

公开(公告)号：CN103915494B

公开(公告)日：2017-04-12

申请号：CN201310105433.9

申请日：2013-03-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊程 ,  蒋青宏 ,  陈能国 ,  孙诗平 ,  万幸仁

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/7853 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02532 ,  H01L21/30604 ,  H01L21/762 ,  H01L29/0649 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

Abstract: 本发明公开了一种设置在衬底上方的FinFET的新型鳍结构和形成鳍结构的方法。鳍结构包括：台面、设置在台面上方的沟道以及设置在沟道和台面之间的凸形部件。台面具有第一半导体材料，而沟道具有不同于第一半导体材料的第二半导体材料。凸形部件为阶梯形、台阶形或梯形。凸形部件包括设置在沟道和台面之间的第一隔离部件以及设置在沟道和第一隔离部件之间的第二隔离部件。第一隔离部件是U形的，并且第二隔离部件是矩形的。第二隔离部件的一部分被沟道包围，并且第二隔离部件的另一部分被第一隔离部件包围。

公开(公告)号：CN103094089B

公开(公告)日：2015-10-28

申请号：CN201210206726.1

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊程 ,  陈能国 ,  万幸仁

IPC: H01L21/28 ,  H01L21/283

CPC classification number: H01L29/66795 ,  H01L29/785

Abstract: 一种鳍式场效应晶体管栅极氧化物。本公开提供了用于制造半导体器件的方法以及这种器件。一种方法包括：提供包括至少两个隔离部件的衬底；在衬底的上方以及至少两个隔离部件之间形成鳍型衬底；在鳍型衬底的上方形成硅衬垫；以及氧化硅衬垫以在鳍型衬底的上方形成氧化硅衬垫。

公开(公告)号：CN104658999A

公开(公告)日：2015-05-27

申请号：CN201410431597.5

申请日：2014-08-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林以唐 ,  万幸仁 ,  陈能国

IPC: H01L23/485 ,  H01L21/60

Abstract: 本发明提供了用于制造半导体器件结构的系统和方法。一种示例性半导体器件结构包括第一器件层、第二器件层和层间连接结构。第一器件层包括第一导电层和在第一导电层上形成的第一介电层，第一器件层形成在衬底上。第二器件层包括第二导电层，第二器件层形成在第一器件层上。层间连接结构包括一种或多种导电材料并且配置为电连接至第一导电层和第二导电层，层间连接结构穿过至少部分第一介电层。第一导电层配置为电连接至第一器件层内的第一半导体器件的第一电极结构。本发明还涉及用于多层结构的层间连接件。

公开(公告)号：CN102412140B

公开(公告)日：2014-09-17

申请号：CN201110271864.3

申请日：2011-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  许俊豪

IPC: H01L21/3105 ,  H01L21/311

CPC classification number: H01L21/02337 ,  H01L21/28123 ,  H01L21/31116 ,  H01L21/32115 ,  H01L21/32137

Abstract: 本发明提供了一种平坦化半导体器件的方法。所述方法包括提供基板。所述方法包括在所述基板上形成第一层。所述方法包括在所述第一层上形成第二层。所述第一和第二层具有不同的材料组分。所述方法包括在所述第二层上形成第三层。所述方法包括在所述第三层上实施抛光工艺直到基本除去所述第三层。所述方法包括实施回蚀刻工艺以除去所述第二层和所述第一层的一部分。其中关于所述第一和第二层的回蚀刻工艺的蚀刻选择性大约为1∶1。

公开(公告)号：CN104008994A

公开(公告)日：2014-08-27

申请号：CN201410186381.7

申请日：2010-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/311 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/31116 ,  H01L21/76232 ,  H01L29/7854

Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。

公开(公告)号：CN102412140A

公开(公告)日：2012-04-11

申请号：CN201110271864.3

申请日：2011-09-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  许俊豪

IPC: H01L21/3105 ,  H01L21/311

CPC classification number: H01L21/02337 ,  H01L21/28123 ,  H01L21/31116 ,  H01L21/32115 ,  H01L21/32137

Abstract: 提供了一种平坦化半导体器件的方法。所述方法包括提供基板。所述方法包括在所述基板上形成第一层。所述方法包括在所述第一层上形成第二层。所述第一和第二层具有不同的材料组分。所述方法包括在所述第二层上形成第三层。所述方法包括在所述第三层上实施抛光工艺直到基本除去所述第三层。所述方法包括实施回蚀刻工艺以除去所述第二层和所述第一层的一部分。其中关于所述第一和第二层的回蚀刻工艺的蚀刻选择性大约为1∶1。

公开(公告)号：CN101814578B

公开(公告)日：2012-03-21

申请号：CN201010129165.0

申请日：2010-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶通迪 ,  陈志明 ,  喻中一 ,  蔡正原 ,  陈能国 ,  蔡嘉雄

IPC: H01L45/00

Abstract: 本发明提供一相变存储器及其制造方法。此相变存储器包含一层相变材料，此相变材料经过增加疏水性的处理。此相变材料的疏水性改善了相变材料与位于相变材料上的一掩膜层之间的附着力。此相变材料可以例如用一包含氮、氨、氩、氦、氧、氢或相似气体的等离子体来处理。

公开(公告)号：CN101635272A

公开(公告)日：2010-01-27

申请号：CN200810176070.7

申请日：2008-11-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/768 ,  H01L21/31 ,  H01L21/311

CPC classification number: H01L21/7681 ,  H01L21/02134 ,  H01L21/02137 ,  H01L21/02164 ,  H01L21/022 ,  H01L21/02203 ,  H01L21/02274 ,  H01L21/31608 ,  H01L21/76801

Abstract: 本发明提供了一种在半导体集成电路中的内连结构的形成方法。本发明的内连结构的形成方法通过双镶嵌工艺形成内连导线与介层物，包括：于一基板的表面上形成一介层物介电层；形成一蚀刻停止层于该介层物介电层之上；图案化该蚀刻停止层，以形成多个穿透该蚀刻停止层内的开口；形成一沟槽介电层于经图案化的该蚀刻停止层之上；于该沟槽介电层内形成多个沟槽开口，所述多个沟槽开口分别位于该蚀刻停止层内的所述多个开口上；以及穿透该沟槽介电层内与该蚀刻停止层内的所述多个开口而于该介层物介电层内形成多个介层物开口。本发明免除了起因于介层物与沟槽硬掩模间的误对准情形所造成的金属桥接/断路等问题。避免了高深宽比蚀刻开口所遭遇问题。