公开(公告)号：CN101752238B

公开(公告)日：2012-11-07

申请号：CN200910149654.X

申请日：2009-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨固峰 ,  吴文进 ,  邱文智 ,  余振华

IPC: H01L21/302 ,  H01L21/301 ,  H01L21/50 ,  H01L21/60

CPC classification number: H01L21/486 ,  H01L21/76898 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13111 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2224/32145 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/94 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01019 ,  H01L2224/11

Abstract: 本发明实施例提供一种半导体元件的形成方法，包括提供晶片，具有第一侧面及相反的第二侧面，晶片包括至少一导电插塞，穿过晶片的至少一部分；保护晶片的位于第二侧面上的边缘；将晶片的第二侧面薄化以露出至少一导电插塞而不将第二侧面的边缘薄化；以及将晶片的薄化后部分与未薄化的边缘分离。利用本发明提供的新方法，在形成TSVs时，可减少或避免薄化晶片在随后的处理或工艺期间受到伤害。

公开(公告)号：CN101656287B

公开(公告)日：2012-08-29

申请号：CN200910166790.X

申请日：2009-08-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈鼎元 ,  余振华 ,  邱文智

IPC: H01L33/00

CPC classification number: H01L33/145 ,  H01L33/0066 ,  H01L33/04 ,  H01L33/06 ,  H01L33/30 ,  H01L33/36 ,  H01L33/62 ,  H01L2933/0066

Abstract: 一种发光二极管装置及其形成方法。该发光二极管装置具有一下发光二极管层、一上发光二极管层、以及一发光层配置于该上层及该下层之间。一电流阻挡层形成于该上发光二极管层内，以至于使电流通过一接触该上发光二极管层的电极流入该上层时，电流沿着该电流阻挡层四周流动。当该电流阻挡层配置于该电极及该发光层之间，该发光层所发出的光不会被该电极所阻碍，且该发光二极管装置具有增加的发光效率。该电流阻挡层可通过转换部分的上发光二极管层成为一具有电阻阻抗的区域来形成。在一实施例中，将离子(可例如为镁、碳、或硅离子)注入进入该上发光二极管层，以形成该电流阻挡层。本发明既提高发光二极管的发光效率，还提高了产品良率。

公开(公告)号：CN101853906B

公开(公告)日：2012-05-30

申请号：CN200910166072.2

申请日：2009-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余佳霖 ,  陈鼎元 ,  邱文智 ,  林宏达

IPC: H01L33/00 ,  H01L31/02 ,  H01L21/20

CPC classification number: H01L21/8258 ,  H01L21/0237 ,  H01L21/02458 ,  H01L21/02491 ,  H01L21/02502 ,  H01L21/0254 ,  H01L21/02642 ,  H01L21/02645 ,  H01L29/2003 ,  H01L29/66462 ,  H01L33/007

Abstract: 本发明一实施例提供一种电路结构，该电路结构包括：基底，包括较高部分及较低部分；图案化掩模层，位于基底的较高部分上，且与较高部分直接接触，图案化掩模层包括多个间隔；缓冲/成核层，沉积于基底之上，且位于图案化掩模层的间隔之中；以及三-五族化合物半导体层，位于图案化掩模层的间隔之中，且位于缓冲/成核层之上，并进一步延伸至间隔之上而于图案化掩模层及图案化掩模层的间隔上形成连续层。本发明可消除可能影响三-五族化合物半导体材料的结晶成长的不利的非晶结构，增进三-五族化合物半导体层的品质。

公开(公告)号：CN101752336B

公开(公告)日：2012-05-23

申请号：CN200910141082.0

申请日：2009-05-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张宏宾 ,  许国经 ,  陈承先 ,  邱文智 ,  余振华

IPC: H01L23/482 ,  H01L23/48 ,  H01L23/52 ,  H01L21/60 ,  H01L21/58

CPC classification number: H01L23/5384 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/481 ,  H01L24/11 ,  H01L24/12 ,  H01L24/14 ,  H01L24/16 ,  H01L24/17 ,  H01L24/81 ,  H01L25/0657 ,  H01L25/50 ,  H01L2221/68372 ,  H01L2224/0231 ,  H01L2224/02311 ,  H01L2224/0401 ,  H01L2224/05009 ,  H01L2224/05027 ,  H01L2224/0557 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/13147 ,  H01L2224/1401 ,  H01L2224/1701 ,  H01L2224/81001 ,  H01L2224/81005 ,  H01L2224/81193 ,  H01L2224/812 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06524 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/014 ,  H01L2924/04953 ,  H01L2924/12042 ,  H01L2924/14 ,  H01L2924/15788 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/00012 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 本发明揭示一种半导体装置及其制造方法，包括用于叠置芯片的凸块结构。在一半导体基底内形成硅通孔电极。对半导体基底的背侧进行薄化，以露出硅通孔电极。在半导体基底的背侧及硅通孔电极的露出部分上方形成一隔离层。对隔离层进行薄化，以再次露出硅通孔电极。在半导体基底的背侧形成焊垫及重布线，以电性连接硅通孔电极。形成另一隔离层并进行图案化，再形成一阻挡层，以提供接触接垫来连接外部装置，例如，另一芯片/晶片或电路板。本发明解决了现有技术存在的问题，易于在热预算内形成重布线层。

公开(公告)号：CN101847588B

公开(公告)日：2012-05-09

申请号：CN201010143184.9

申请日：2010-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴文进 ,  杨固峰 ,  邱文智

IPC: H01L21/50 ,  H01L21/56 ,  H01L21/58 ,  H01L21/68 ,  H01L21/302

Abstract: 本发明公开一种半导体工艺，包括在以一保护层进行封胶的薄化晶片的边缘处形成一支撑结构。支撑结构可为围绕保护层的一粘着层、埋入于薄化晶片并围绕保护层的填有介电材料的沟槽、或是固定薄化晶片边缘的外罩。

公开(公告)号：CN102386240A

公开(公告)日：2012-03-21

申请号：CN201010591726.9

申请日：2010-12-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏安治 ,  谢棋君 ,  王姿予 ,  吴伟诚 ,  胡宪斌 ,  侯上勇 ,  邱文智 ,  郑心圃

IPC: H01L29/94

CPC classification number: H01L28/40 ,  H01L21/76898 ,  H01L23/481 ,  H01L24/11 ,  H01L24/13 ,  H01L24/14 ,  H01L28/92 ,  H01L2224/0401 ,  H01L2224/05008 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/131 ,  H01L2224/13147 ,  H01L2224/1403 ,  H01L2224/14181 ,  H01L2924/00014 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2224/05552 ,  H01L2924/00

Abstract: 一种包括具有正面和正面对面的背面的基板的器件。电容器形成在基板中并且其包括第一电容板；环绕第一电容板的第一绝缘层；和环绕第一绝缘层的第二电容板。第一电容板，第一绝缘层，以及第二电容板的每一个都从基板的正面延伸到背面。

公开(公告)号：CN101577302B

公开(公告)日：2011-10-12

申请号：CN200910134055.0

申请日：2009-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈鼎元 ,  邱文智 ,  余佳霖 ,  余振华

IPC: H01L33/00

CPC classification number: H01L33/007 ,  H01L21/0237 ,  H01L21/0245 ,  H01L21/02513 ,  H01L21/0254 ,  H01L21/02595

Abstract: 本发明提供一种发光二极管，包括：一基底；一多结晶层，位于该基底上，该多结晶层含有硅；一第一接触层，位于该多结晶层上；一活性层，位于该第一接触层上；以及一第二接触层，位于该活性层上。本发明的优点在于减少外延成长的成本，减少形成成核层所需时间。而且此多结晶层更适合用于垂直芯片的制造。

公开(公告)号：CN101651181B

公开(公告)日：2011-06-15

申请号：CN200910138955.2

申请日：2009-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  林宏远 ,  邱文智 ,  陈鼎元 ,  余佳霖

IPC: H01L33/00 ,  H01L23/13

CPC classification number: H01L33/48 ,  H01L33/20 ,  H01L33/24

Abstract: 本发明提供一种包含形成于基板凹陷区的发光二极管的半导体元件。图案化及蚀刻一基板，以形成凹陷区。形成一分离层于该凹陷区底部。形成一发光 二极管结构于该凹陷区侧壁，并选择性地形成于相邻凹陷区间的该基板上表面。在一实施例中，发光二极管结构的表面积大于平面型发光二极管。在一实施例中，发光二极管结构形成于凹陷区内，以使下接合层非坦覆性地形成于该凹陷区。在一实施例中，一硅基板的凹陷区致形成一具有非平面立方体结构的下接合层，例如一氮化镓层，具有较高外部量子效率。

公开(公告)号：CN102024713A

公开(公告)日：2011-04-20

申请号：CN201010284368.7

申请日：2010-09-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 邱文智 ,  吴文进 ,  眭晓林

IPC: H01L21/50 ,  H01L21/56

CPC classification number: H01L23/49811 ,  H01L21/561 ,  H01L21/6836 ,  H01L21/76898 ,  H01L24/81 ,  H01L24/94 ,  H01L25/50 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01327 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/10329 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 本发明提供了一种半导体封装工艺，以粘着层在载板上贴附晶片，而在邻近晶片边缘处暴露出部分粘着层。在晶片薄化之后，提供保护层以覆盖粘着层暴露出的部分。在薄化晶片上接合数个裸片，而后以成型化合物(moldingcompound)封装薄化晶片及裸片。本发明可不露出粘着层。

公开(公告)号：CN101299418B

公开(公告)日：2011-04-20

申请号：CN200710149603.8

申请日：2007-09-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  邱文智 ,  吴文进

IPC: H01L21/768 ,  H01L23/52

CPC classification number: H01L23/5222 ,  H01L21/76224 ,  H01L21/7682 ,  H01L21/76898 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件及其制造方法，该方法包括：提供半导体衬底，在半导体衬底内形成导孔，以可抛弃式材料例如非结晶的碳填充导孔，在衬底上形成覆盖导孔的介电层，进行背面蚀刻以暴露出导孔内的可抛弃式材料。沉积背面介电层覆盖暴露的导孔，然后形成小开口，并除去可抛弃式材料，这例如通过各向同性蚀刻工艺达成。可使用金属填充导孔并将其作为导体，或是以介电材料填充，此外，也可以不填充导孔而将其作为空气间隙。根据本发明，可较容易地以金属或介电材料填充导孔，且填充结果可靠，用于高深宽比导孔可得到较高元件密度；本发明可与现有工艺兼容且易于整合；本发明还可使内连线受到较低程度的RC延迟。