公开(公告)号：CN110718590A

公开(公告)日：2020-01-21

申请号：CN201910630460.5

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 李峭蒑 ,  金锡勋 ,  李相吉 ,  赵南奎 ,  崔珉姬 ,  李承勋

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06

Abstract: 一种半导体器件，包括：鳍式有源区，其在衬底上沿着与衬底的上表面平行的第一方向延伸；和源极/漏极区，其在延伸到鳍式有源区内的凹陷区内，其中，源极/漏极区包括：第一源极/漏极材料层；在第一源极/漏极材料层上的第二源极/漏极材料层；和在第一源极/漏极材料层和第二源极/漏极材料层之间的界面上的第一掺杂物扩散阻挡层。

公开(公告)号：CN110137137A

公开(公告)日：2019-08-16

申请号：CN201910103231.8

申请日：2019-02-01

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  金东明 ,  金真范 ,  李承勋 ,  李峭蒑 ,  李炫姃 ,  张星旭 ,  赵南奎 ,  崔珉姬

IPC: H01L21/8238 ,  H01L29/78

Abstract: 一种集成电路半导体器件包括：第一区域，具有第一有源图案，该第一有源图案具有第一突出部分和第一凹陷部分；以及第二区域，具有第二有源图案，该第二有源图案具有第二突出部分和第二凹陷部分。第一栅极图案在第一突出部分上。第二栅极图案在第二突出部分上。第一源极/漏极区域在第一有源图案的第一凹陷部分之一上且在第一栅极图案中的两个之间。第一源极/漏极区域在其上部具有第一增强外延层。第二源极/漏极区域在第二有源图案的第二凹陷部分之一上且在第二栅极图案中的两个之间。第二源极/漏极区域具有第二增强外延层，该第二增强外延层具有与第一增强外延层的第一外延生长表面不同地成形的外延生长表面。

公开(公告)号：CN110010689A

公开(公告)日：2019-07-12

申请号：CN201910193855.3

申请日：2014-08-01

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  具本荣 ,  金男奎 ,  宋宇彬 ,  李炳赞 ,  郑秀珍

IPC: H01L29/78 ,  H01L27/12 ,  H01L21/8234 ,  H01L21/336

Abstract: 本发明公开了一种半导体器件及其制造方法，所述半导体器件可包括：并列形成在衬底上的第一鳍部和第二鳍部；第一抬升式掺杂区，其形成在第一鳍部上，并具有第一掺杂浓度的杂质；第二抬升式掺杂区，其形成在第二鳍部上；以及第一桥，其将第一抬升式掺杂区和第二抬升式掺杂区彼此连接。本发明还公开了制造这种半导体器件的方法。

公开(公告)号：CN105513117A

公开(公告)日：2016-04-20

申请号：CN201510651987.8

申请日：2015-10-10

Applicant: 三星电子株式会社

Inventor： 金锡勋 ,  刘昌孝

IPC: G06T15/00

CPC classification number: G06T15/005 ,  G06T2210/36 ,  G09G5/363

Abstract: 一种图形处理单元包括：着色器，被配置成执行曲面细分和纹理化当中的一个操作。着色器对于曲面细分或纹理化使用几何信息生成细节等级(LOD)，并且对于曲面细分或纹理化使用非几何信息调整LOD。

公开(公告)号：CN112054057B

公开(公告)日：2024-07-02

申请号：CN202010106539.0

申请日：2020-02-21

Applicant: 三星电子株式会社

Inventor： 郑揟珍 ,  赵真英 ,  金锡勋 ,  柳廷昊 ,  李承勋 ,  李始炯

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/02

Abstract: 一种半导体器件包括：衬底；位于所述衬底上的器件隔离层，所述器件隔离层限定第一有源图案；位于所述第一有源图案上的成对的第一源极/漏极图案，所述成对的第一源极/漏极图案在第一方向上彼此间隔开，并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度；位于所述成对的第一源极/漏极图案之间的第一沟道图案；位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极；以及位于所述第一有源图案中的第一非晶区，所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方，并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

公开(公告)号：CN109904161B

公开(公告)日：2024-05-03

申请号：CN201811311113.8

申请日：2018-11-06

Applicant: 三星电子株式会社

Inventor： 李峭蒑 ,  金锡勋 ,  梁裕信 ,  李承勋 ,  崔珉姬

IPC: H10B10/00

Abstract: 公开了一种半导体器件，该半导体器件包括：衬底，该衬底包括从衬底的顶表面垂直地突出的第一有源图案；以及填充形成在第一有源图案的上部上的第一凹部的第一源极/漏极图案。该第一源极/漏极图案包括第一半导体图案和位于第一半导体图案上的第二半导体图案。第一半导体图案具有第一面、第二面和当第一面和第二面彼此会合时限定的第一角边缘。该第二半导体图案覆盖第一半导体图案的第一面和第二面并暴露第一角边缘。

公开(公告)号：CN109427900B

公开(公告)日：2024-03-08

申请号：CN201810568075.8

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 金真范 ,  朴台镇 ,  李钟旼 ,  金锡勋 ,  徐东灿 ,  柳廷昊 ,  成河圭 ,  申东石

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

公开(公告)号：CN117199071A

公开(公告)日：2023-12-08

申请号：CN202310660218.9

申请日：2023-06-05

Applicant: 三星电子株式会社

Inventor： 郑谞珍 ,  金正泽 ,  梁炆承 ,  俞秀旼 ,  赵南奎 ,  金锡勋 ,  朴判贵

IPC: H01L27/088 ,  H01L29/36 ,  H01L29/06 ,  H01L29/161 ,  H01L29/167

Abstract: 一种集成电路(IC)器件包括：鳍型有源区；沟道区，在鳍型有源区上；栅极线，在鳍型有源区上围绕沟道区；源极/漏极区，在鳍型有源区上与栅极线相邻并具有面对沟道区的侧壁，其中源极/漏极区包括第一缓冲层、第二缓冲层和主体层，第一缓冲层、第二缓冲层和主体层在远离鳍型有源区的方向上依次堆叠，每个包括掺有p型掺杂剂的Si1‑xGex层(x大于0)，并具有不同的Ge浓度，第二缓冲层共形地覆盖第一缓冲层的面对主体层的表面。第二缓冲层的侧缓冲部分与底缓冲部分的厚度比率在约0.9至约1.1的范围内。

公开(公告)号：CN109786334B

公开(公告)日：2023-11-07

申请号：CN201811324293.3

申请日：2018-11-08

Applicant: 三星电子株式会社

Inventor： 张星旭 ,  金锡勋 ,  李承勋 ,  许洋 ,  柳廷昊 ,  柳宗烈 ,  曹荣大

IPC: H01L21/8238

Abstract: 提供了一种半导体器件及其形成方法。该方法可以将掺杂剂注入到衬底中以形成初始杂质区并加热衬底以将初始杂质区转换成杂质区。加热衬底可以在约800℃至约950℃的环境温度下执行约20分钟至约50分钟。该方法还可以包括在杂质区中形成第一沟槽和第二沟槽以限定有源鳍，以及分别在第一沟槽和第二沟槽中形成第一隔离层和第二隔离层。第一隔离层和第二隔离层可以暴露有源鳍的相反侧。该方法还可以包括形成在有源鳍的相反侧和上表面上延伸的栅极绝缘层，以及形成横越有源鳍的栅电极。

公开(公告)号：CN114628500A

公开(公告)日：2022-06-14

申请号：CN202111116770.9

申请日：2021-09-23

Applicant: 三星电子株式会社

Inventor： 金正泽 ,  金锡勋 ,  朴判贵 ,  梁炆承 ,  郑㥠珍 ,  崔珉姬 ,  河龙

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体器件包括：多沟道有源图案；多个栅极结构，位于所述多沟道有源图案上并在第一方向上彼此间隔开，所述多个栅极结构包括在与所述第一方向不同的第二方向上延伸的栅电极；源极/漏极凹陷，位于相邻的所述栅极结构之间；以及源极/漏极图案，在所述源极/漏极凹陷中位于所述多沟道有源图案上，其中，所述源极/漏极图案包括：半导体衬垫层，包括硅锗并沿着所述源极/漏极凹陷延伸；半导体填充层，包括硅锗并位于所述半导体衬垫层上；以及至少一个半导体插入层，位于所述半导体衬垫层和所述半导体填充层之间，其中，所述至少一个半导体插入层具有鞍结构。