集成电路器件及其制造方法

    公开(公告)号:CN110600472B

    公开(公告)日:2024-04-05

    申请号:CN201910427945.4

    申请日:2019-05-22

    Abstract: 本发明公开了一种集成电路器件以及制造集成电路器件的方法,其中该集成电路器件包括:鳍型有源区,在衬底上沿着平行于衬底的顶表面的第一方向延伸;栅极结构,在鳍型有源区上延伸,并且沿着平行于衬底的顶表面且不同于第一方向的第二方向延伸;以及源极/漏极区,在从栅极结构的一侧延伸到鳍型有源区中的凹入区域中,源极/漏极区包括:在凹入区域的内壁上的上半导体层,具有第一杂质浓度,并且包括间隙;以及间隙填充半导体层,其填充间隙并且具有大于第一杂质浓度的第二杂质浓度。

    半导体器件及其制造方法
    4.
    发明公开

    公开(公告)号:CN116913873A

    公开(公告)日:2023-10-20

    申请号:CN202211616740.9

    申请日:2022-12-15

    Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括:衬底,所述衬底包括第一有源图案;第一沟道图案,所述第一沟道图案位于所述第一有源图案上,并且包括彼此间隔开并且垂直堆叠的第一半导体图案、第二半导体图案和第三半导体图案;第一源极/漏极图案,所述第一源极/漏极图案连接到所述第一半导体图案至所述第三半导体图案;以及栅电极,所述栅电极位于所述第一半导体图案至所述第三半导体图案上。所述第一源极/漏极图案包括朝向所述第一半导体图案突出的第一突起、朝向所述第二半导体图案突出的第二突起、以及朝向所述第三半导体图案突出的第三突起。所述第二突起的宽度大于所述第一突起的宽度。所述第三突起的宽度大于所述第二突起的宽度。

    半导体器件
    5.
    发明授权

    公开(公告)号:CN108231891B

    公开(公告)日:2021-01-08

    申请号:CN201711108354.8

    申请日:2017-11-09

    Abstract: 本发明提供一种半导体器件,其包括:衬底,所述衬底具有有源区;栅极结构,所述栅极结构设置在所述有源区上;源/漏区,所述源/漏区分别形成在所述有源区的在所述栅极结构的两侧的部分内;金属硅化物层,所述金属硅化物层设置在每个所述源/漏区的表面上;以及接触栓,所述接触栓设置在所述源/漏区上并且通过所述金属硅化物层分别电连接至所述源/漏区。所述金属硅化物层被形成为具有单晶结构。

    包括鳍型场效应晶体管的半导体器件及其制造方法

    公开(公告)号:CN110299358B

    公开(公告)日:2024-02-06

    申请号:CN201910068503.5

    申请日:2019-01-24

    Abstract: 一种半导体器件和制造半导体器件的方法,该器件包括:从衬底突出的有源图案;多个栅极结构,每个栅极结构包括栅电极并交叉有源图案;以及在所述多个栅极结构之间的源极/漏极区域,其中源极/漏极区域包括与有源图案中的凹陷区域的底表面接触的高浓度掺杂层、与高浓度掺杂层的上表面和凹陷区域的侧壁接触的第一外延层、以及在第一外延层上的第二外延层,并且高浓度掺杂层具有与凹陷区域的底表面接触的第一区域以及与凹陷区域的侧壁接触的第二区域,第一区域比第二区域宽。

    半导体器件
    9.
    发明公开

    公开(公告)号:CN112054057A

    公开(公告)日:2020-12-08

    申请号:CN202010106539.0

    申请日:2020-02-21

    Abstract: 一种半导体器件包括:衬底;位于所述衬底上的器件隔离层,所述器件隔离层限定第一有源图案;位于所述第一有源图案上的成对的第一源极/漏极图案,所述成对的第一源极/漏极图案在第一方向上彼此间隔开,并且所述成对的第一源极/漏极图案中的每个第一源极/漏极图案在所述第一方向上具有最大第一宽度;位于所述成对的第一源极/漏极图案之间的第一沟道图案;位于所述第一沟道图案上并在与所述第一方向相交的第二方向上延伸的栅电极;以及位于所述第一有源图案中的第一非晶区,所述第一非晶区位于所述成对的第一源极/漏极图案中的至少一个第一源极/漏极图案下方,并且所述第一非晶区在所述第一方向上具有小于所述最大第一宽度的最大第二宽度。

Patent Agency Ranking