公开(公告)号：CN114628491A

公开(公告)日：2022-06-14

申请号：CN202111211674.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  郑谞珍 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  河龙

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/423 ,  H01L27/088 ,  B82Y40/00

Abstract: 一种集成电路器件包括：鳍型有源区，位于衬底上；至少一个纳米片，具有面对鳍顶的底表面；栅极线，位于所述鳍型有源区上；以及源极/漏极区，位于所述鳍型有源区上，与所述栅极线相邻，并且与所述至少一个纳米片接触，其中，所述源极/漏极区包括下主体层和上主体层，所述下主体层的顶表面包括下刻面，所述下刻面在其在从所述至少一个纳米片到所述源极/漏极区的中心的方向上延伸时朝向所述衬底下降的，并且所述上主体层包括与所述下刻面接触的底表面和具有上刻面的顶表面。对于垂直截面，所述下刻面沿着相应的第一线延伸，所述上刻面沿着与所述第一线相交的第二线延伸。

公开(公告)号：CN112086515A

公开(公告)日：2020-12-15

申请号：CN202010500249.4

申请日：2020-06-04

Applicant: 三星电子株式会社

Inventor： 崔恩憓 ,  姜承模 ,  金正泽 ,  梁炆承 ,  柳宗烈

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 提供了一种半导体器件。所述半导体器件包括：绝缘层，位于基底上；沟道半导体图案，堆叠在绝缘层上并且彼此竖直地间隔开；栅电极，与沟道半导体图案交叉；源/漏区，分别处于栅电极的两侧处并且通过沟道半导体图案彼此连接，源/漏区具有凹入的底表面；以及气隙，位于绝缘层与源/漏区的底表面之间。

公开(公告)号：CN109427907A

公开(公告)日：2019-03-05

申请号：CN201810985594.4

申请日：2018-08-28

Applicant: 三星电子株式会社

Inventor： 李商文 ,  金正泽 ,  金利桓 ,  宋宇彬 ,  申东石 ,  李承烈

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/08 ,  H01L21/336

Abstract: 本公开提供了半导体器件及其制造方法。该半导体器件包括：衬底；有源图案，与衬底间隔开并在第一方向上延伸；以及栅极结构，在有源图案上并在与第一方向交叉的第二方向上延伸，其中有源图案的下部在第一方向上延伸并包括相对于衬底的上表面倾斜的第一下表面。

公开(公告)号：CN118173518A

公开(公告)日：2024-06-11

申请号：CN202311420224.3

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金正泽 ,  刘贤琯 ,  金锡勋 ,  朴判贵 ,  郑㥠珍 ,  赵南奎

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/528

Abstract: 提供了能提高元件性能和可靠性的半导体器件。半导体器件包括在第一方向上延伸的有源图案和在有源图案上在第一方向上彼此隔开的多个栅极结构。每个栅极结构包括在第二方向上延伸的栅电极、栅电极的侧壁上的栅极间隔物和设置在相邻栅极结构之间的源极/漏极图案。栅极结构包括半导体衬垫层和半导体衬垫层上的半导体填充层，半导体衬垫层和半导体填充层由硅锗形成。半导体填充层包括在第三方向上突出超过有源图案的上表面的上部。半导体填充层的上部在第一方向上的最大宽度大于有源图案的上表面上的半导体填充层在第一方向的宽度。半导体衬垫层包括与有源图案接触的外表面和面向半导体填充层的内表面。在平面图中，半导体衬垫层的内表面包括凹区域。

公开(公告)号：CN116487429A

公开(公告)日：2023-07-25

申请号：CN202211558963.4

申请日：2022-12-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  刘贤琯 ,  金锡勳 ,  朴判贵 ,  金容丞 ,  金正泽

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，包括沿第一方向延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，在下图案上且包括栅极绝缘层、栅极间隔件和沿与第一方向垂直的第三方向延伸的栅电极；源极/漏极图案，在下图案上且与每个片图案和栅极绝缘层接触；以及第一蚀刻阻挡图案，在栅极间隔件与源极/漏极图案之间。栅极间隔件包括面对栅电极并沿第三方向延伸的内侧壁和沿第一方向从栅极间隔件的内侧壁延伸的连接侧壁。源极/漏极图案包括在半导体衬垫层上的半导体填充层，半导体衬垫层与片图案接触且包括从栅极间隔件的连接侧壁延伸的刻面表面。第一蚀刻阻挡图案与半导体衬垫层的刻面表面和连接侧壁接触。

公开(公告)号：CN114639734A

公开(公告)日：2022-06-17

申请号：CN202111326140.4

申请日：2021-11-10

Applicant: 三星电子株式会社

Inventor： 郑㥠珍 ,  高到贤 ,  金锡勳 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  崔珉姬 ,  河龙

IPC: H01L29/78 ,  H01L27/092

Abstract: 提供了一种半导体装置，所述半导体装置包括：有源图案，包括下图案和多个片图案；栅极结构，设置在下图案上并且围绕多个片图案；以及源极/漏极图案，填充源极/漏极凹陷并且形成在栅极结构的至少一侧上。源极/漏极图案包括沿着源极/漏极凹陷延伸并且接触下图案的第一半导体图案以及依次地设置在第一半导体图案上的第二半导体图案和第三半导体图案，第三半导体图案的下表面设置在最下面的片图案的下表面下方，第三半导体图案的侧表面包括平面部分，并且在第三半导体图案的下表面上的第二半导体图案的厚度与在第三半导体图案的侧表面的平面部分上的第二半导体图案的厚度不同。

公开(公告)号：CN114597252A

公开(公告)日：2022-06-07

申请号：CN202111388186.9

申请日：2021-11-22

Applicant: 三星电子株式会社

Inventor： 金正泽 ,  金锡勋 ,  河龙 ,  朴判贵 ,  申东石

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 提供了一种半导体装置，包括：有源图案，其包括在第一方向上延伸的下图案和在垂直于第一方向的第二方向上与下图案间隔开的多个片图案；多个栅极结构，其位于下图案上以在第一方向上彼此间隔开，并且包括包围多个片图案的栅电极和栅极绝缘膜；源极/漏极凹部，其限定在彼此相邻的栅极结构之间；以及源极/漏极图案，其位于源极/漏极凹部内部，并且包括沿着源极/漏极凹部连续地形成的半导体阻挡膜，其中，源极/漏极凹部包括多个宽度延伸区域，并且宽度延伸区域中的每一个在第一方向上的宽度随着其远离下图案的上表面而增大并且随后减小。

公开(公告)号：CN117199071A

公开(公告)日：2023-12-08

申请号：CN202310660218.9

申请日：2023-06-05

Applicant: 三星电子株式会社

Inventor： 郑谞珍 ,  金正泽 ,  梁炆承 ,  俞秀旼 ,  赵南奎 ,  金锡勋 ,  朴判贵

IPC: H01L27/088 ,  H01L29/36 ,  H01L29/06 ,  H01L29/161 ,  H01L29/167

Abstract: 一种集成电路(IC)器件包括：鳍型有源区；沟道区，在鳍型有源区上；栅极线，在鳍型有源区上围绕沟道区；源极/漏极区，在鳍型有源区上与栅极线相邻并具有面对沟道区的侧壁，其中源极/漏极区包括第一缓冲层、第二缓冲层和主体层，第一缓冲层、第二缓冲层和主体层在远离鳍型有源区的方向上依次堆叠，每个包括掺有p型掺杂剂的Si1‑xGex层(x大于0)，并具有不同的Ge浓度，第二缓冲层共形地覆盖第一缓冲层的面对主体层的表面。第二缓冲层的侧缓冲部分与底缓冲部分的厚度比率在约0.9至约1.1的范围内。

公开(公告)号：CN114628500A

公开(公告)日：2022-06-14

申请号：CN202111116770.9

申请日：2021-09-23

Applicant: 三星电子株式会社

Inventor： 金正泽 ,  金锡勋 ,  朴判贵 ,  梁炆承 ,  郑㥠珍 ,  崔珉姬 ,  河龙

IPC: H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/78

Abstract: 一种半导体器件包括：多沟道有源图案；多个栅极结构，位于所述多沟道有源图案上并在第一方向上彼此间隔开，所述多个栅极结构包括在与所述第一方向不同的第二方向上延伸的栅电极；源极/漏极凹陷，位于相邻的所述栅极结构之间；以及源极/漏极图案，在所述源极/漏极凹陷中位于所述多沟道有源图案上，其中，所述源极/漏极图案包括：半导体衬垫层，包括硅锗并沿着所述源极/漏极凹陷延伸；半导体填充层，包括硅锗并位于所述半导体衬垫层上；以及至少一个半导体插入层，位于所述半导体衬垫层和所述半导体填充层之间，其中，所述至少一个半导体插入层具有鞍结构。

公开(公告)号：CN112530944A

公开(公告)日：2021-03-19

申请号：CN202010643649.0

申请日：2020-07-06

Applicant: 三星电子株式会社

Inventor： 李承烈 ,  金容丞 ,  金正泽 ,  朴判贵 ,  徐东灿 ,  梁炆承 ,  郑谞珍 ,  崔珉姬 ,  河龙

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/06

Abstract: 一种集成电路器件，包括：鳍型有源区，从衬底突出并沿第一方向延伸；多个半导体图案，与鳍型有源区的上表面分开设置，所述多个半导体图案均包括沟道区；栅电极，围绕所述多个半导体图案，在垂直于第一方向的第二方向上延伸，并且包括主栅电极和子栅电极，其中所述主栅电极设置在所述多个半导体图案中的最上方半导体图案上并在第二方向上延伸，且所述子栅电极设置在多个半导体图案之间；第一间隔结构，设置在所述主栅电极的两个侧壁上；以及源极区/漏极区，与所述多个半导体图案相连，设置在所述栅电极的两侧，并接触所述间隔结构的底表面。