-
公开(公告)号：CN104253130A
公开(公告)日：2014-12-31
申请号：CN201410301303.7
申请日：2014-06-27
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L29/423
CPC classification number: H01L27/11578 , H01L27/0688 , H01L27/11519 , H01L27/11556 , H01L27/11582 , H01L27/11597 , H01L27/2409 , H01L27/2454 , H01L27/249 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L45/04 , H01L45/06 , H01L45/10 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
Abstract: 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
-
公开(公告)号：CN102376566A
公开(公告)日：2012-03-14
申请号：CN201110238814.5
申请日：2011-08-19
Applicant: 三星电子株式会社
IPC: H01L21/321 , H01L21/311 , G03F7/00
CPC classification number: H01L21/31144 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/76816
Abstract: 本发明提供一种形成用于半导体器件的图案结构的方法。在形成图案结构的方法中，半导体器件的节点分离线的切除部分通过利用牺牲掩模图案的连接部分和掩模图案的双图案化工艺形成，从而改善对准裕度。掩模图案与牺牲掩模图案之间的对准裕度提高至牺牲掩模图案的连接部分的长度的量。邻近节点分离线的线包括朝向分离线的切除部分突出的突出部分。
-
公开(公告)号：CN1518089A
公开(公告)日：2004-08-04
申请号：CN200410001967.8
申请日：2004-01-16
Applicant: 三星电子株式会社
CPC classification number: H01L27/11521 , H01L27/115 , H01L27/11526 , H01L27/11543
Abstract: 本发明提供制造具有多栅极绝缘层的半导体装置的方法以及由此制造的半导体装置。该方法包括在半导体衬底的第一区域和第二区域分别形成垫绝缘层和初始高电压栅极绝缘层。穿过垫绝缘层并掩埋在半导体衬底中的第一隔离层被形成以定义第一区域中的第一有源区，而穿过初始高电压绝缘层并掩埋在半导体衬底中的第二隔离层被形成以定义第二区域中的第二有源区。随后垫绝缘层被去除以露出第一有源区。低电压绝缘层形成在露出的第一有源区上。因此，可以使得在去除垫绝缘层以便在邻近第一隔离层的有源区上形成低电压栅极绝缘层的过程中形成在第一隔离层边缘处的凹陷区域(凹槽区域)的深度被最小化，并且它能够防止凹槽区域形成在第二隔离层的边缘处。
-
公开(公告)号：CN108022929B
公开(公告)日：2023-07-04
申请号：CN201711064262.4
申请日：2017-11-02
Applicant: 三星电子株式会社
Abstract: 本发明公开了一种竖直存储器装置。该竖直存储器装置包括衬底，衬底具有单元阵列区和位于单元阵列区的外部的连接区。栅电极层堆叠在衬底的单元阵列区和连接区上，在连接区中形成台阶结构。沟道结构布置在单元阵列区中，在垂直于衬底的上表面的方向上延伸，同时穿过栅电极层。伪沟道结构布置在连接区中，与沟道结构在相同的方向上延伸，同时穿过形成台阶结构的栅电极层。第一半导体图案布置在沟道结构下方，并且第二半导体图案布置在伪沟道结构下方。第一半导体图案和第二半导体图案包括多晶半导体材料。
-
公开(公告)号：CN107017263B
公开(公告)日：2021-12-28
申请号：CN201710032615.6
申请日：2017-01-16
Applicant: 三星电子株式会社
IPC: H01L27/11551 , H01L27/11578
Abstract: 本发明涉及垂直存储器件及其制造方法。一种垂直存储器件可以包括：多个字线，其在第一方向上间隔开，其每个在垂直于第一方向的第二方向上延伸并且在垂直于第一方向和第二方向的第三方向上具有第一宽度；虚设字线，其在最上字线的上方，包括开口并且具有它的在第三方向上有第一宽度的一部分；第一串选择线(SSL)和第二串选择线(SSL)，其在虚设字线上方，第一SSL和第二SSL沿第一方向在基本相同级处，第一SSL和第二SSL的每个在第三方向上具有比第一宽度更小的第二宽度；以及多个垂直沟道结构，其每个穿过字线、虚设字线以及第一SSL和第二SSL中的一个。
-
Patent Agency Ranking
公开(公告)号：CN106992181B
公开(公告)日：2021-12-17
申请号：CN201611179008.4
申请日：2016-12-19
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11582
Abstract: 本发明公开了三维(3D)半导体器件，其中一种3D半导体器件包括包含层叠在基板上的第一叠层和第二叠层的叠层结构。第一叠层和第二叠层的每个包括第一电极和在第一电极上的第二电极。第一叠层的第二电极的侧壁与第二叠层的第二电极的侧壁水平地间隔开第一距离。在第一叠层和第二叠层的每个中，第一电极的侧壁与第二电极的侧壁水平地间隔开第二距离。第二距离小于第一距离的一半。
-
-
公开(公告)号：CN110085598A
公开(公告)日：2019-08-02
申请号：CN201910052369.X
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L27/11519 , H01L29/792
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
公开(公告)号：CN104659207B
公开(公告)日：2019-04-26
申请号：CN201410640196.0
申请日：2014-11-13
Applicant: 三星电子株式会社
Abstract: 提供了一种存储装置，该存储装置包括：第一选择线至第三选择线，沿第一方向延伸并且沿与第一方向交叉的第二方向顺序地布置；多组第一竖直柱至第三竖直柱，每组与第一选择线至第三选择线中的相应的选择线结合，多组第一竖直柱至第三竖直柱沿第二方向顺序地布置；第一子互连件，将与第一选择线结合的第三竖直柱连接到与第二选择线结合的第一竖直柱；第二子互连件，将与第二选择线结合的第三竖直柱连接到与第三选择线结合的第一竖直柱；位线，沿第二方向延伸并且连接到第一子互连件和第二子互连件中的相应的子互连件。
-
公开(公告)号：CN104425512B
公开(公告)日：2019-02-19
申请号：CN201410443006.6
申请日：2014-09-02
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11519 , H01L27/1157 , H01L29/792 , H01L29/423
Abstract: 一种半导体器件包括字线和绝缘图案的叠层。单元柱垂直地延伸穿过所述字线和绝缘图案的叠层，存储单元形成在单元柱和字线的交汇处。字线的厚度与直接相邻的绝缘图案的厚度的比例沿所述单元柱中的一个或多个在不同的位置处不同。还公开了相关的制造方法和系统。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.028 seconds)
