公开(公告)号：CN118843316A

公开(公告)日：2024-10-25

申请号：CN202311470247.5

申请日：2023-11-07

Applicant: 三星电子株式会社

Inventor： 李宰演 ,  权宁镐 ,  金宣庚 ,  李炫国

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/27 ,  H10B43/35 ,  H10B80/00

Abstract: 本公开涉及一种半导体器件，包括：第一衬底；布线部分，在第一衬底上；第二衬底，在布线部分上；第一栅极堆叠结构，在第二衬底上；第二栅极堆叠结构，在第一栅极堆叠结构上；以及沟道结构，穿过第一栅极堆叠结构和第二栅极堆叠结构，并且连接到第二衬底，其中，第二衬底包括第一材料层和设置在第一材料层上的第二材料层，第一材料层包括包含第一材料的多晶硅，第二材料层包括包含与第一材料不同的第二材料的多晶硅，并且绝缘层设置在布线部分和第二衬底之间。

公开(公告)号：CN107393927B

公开(公告)日：2021-09-28

申请号：CN201710307715.5

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  辛京准 ,  殷东锡 ,  金智慧 ,  李炫国

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。

公开(公告)号：CN107393927A

公开(公告)日：2017-11-24

申请号：CN201710307715.5

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  辛京准 ,  殷东锡 ,  金智慧 ,  李炫国

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  G11C16/0466 ,  G11C16/0483 ,  H01L21/823885 ,  H01L21/8239 ,  H01L27/1157 ,  H01L27/11556

Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且包括关于基板的顶表面倾斜的面。

公开(公告)号：CN108447868B

公开(公告)日：2022-07-01

申请号：CN201810189489.X

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  辛京准 ,  殷东锡 ,  金智慧 ,  李炫国

IPC: H01L27/11556 ,  H01L27/11582

Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。

公开(公告)号：CN106972024B

公开(公告)日：2021-04-06

申请号：CN201610909317.6

申请日：2016-10-18

Applicant: 三星电子株式会社

Inventor： 辛京准 ,  李秉一 ,  殷东锡 ,  李炫国 ,  曹盛纯

IPC: H01L27/11578

Abstract: 本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。

公开(公告)号：CN108447868A

公开(公告)日：2018-08-24

申请号：CN201810189489.X

申请日：2017-05-04

Applicant: 三星电子株式会社

Inventor： 李秉一 ,  辛京准 ,  殷东锡 ,  金智慧 ,  李炫国

IPC: H01L27/11556 ,  H01L27/11582

CPC classification number: H01L27/11582 ,  G11C16/0466 ,  G11C16/0483 ,  H01L21/823885 ,  H01L21/8239 ,  H01L27/1157

Abstract: 本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。

公开(公告)号：CN106972024A

公开(公告)日：2017-07-21

申请号：CN201610909317.6

申请日：2016-10-18

Applicant: 三星电子株式会社

Inventor： 辛京准 ,  李秉一 ,  殷东锡 ,  李炫国 ,  曹盛纯

IPC: H01L27/11578

CPC classification number: H01L29/1083 ,  H01L21/764 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/11578 ,  H01L27/11575

Abstract: 本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。