公开(公告)号：CN108573925A

公开(公告)日：2018-09-25

申请号：CN201810192341.1

申请日：2018-03-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  宋昇珉 ,  金成玟 ,  朴雨锡 ,  裴金钟 ,  裴东一

IPC: H01L21/8238 ,  H01L27/092 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种制造半导体器件的方法。形成包括一个或多个牺牲层和堆叠在衬底上的一个或多个半导体层的堆叠结构。在所述堆叠结构上形成包括虚设栅极和虚设间隔件的虚设栅极结构。使用虚设栅极结构蚀刻堆叠结构以形成第一凹部。蚀刻一个或多个牺牲层。去除虚设间隔件。间隔件膜形成在所述虚设栅极、所述一个或多个半导体层和所述一个或多个牺牲层上。使用虚设栅极和间隔件膜来蚀刻半导体层和间隔件膜以形成第二凹部。形成形成在虚设栅极上的外部间隔件和形成在一个或多个牺牲层上的内部间隔件。在所述第二凹部中形成源极/漏极区。

公开(公告)号：CN112002690B

公开(公告)日：2024-10-18

申请号：CN202010332676.6

申请日：2020-04-24

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  朴俊范 ,  徐凤锡 ,  梁正吉

IPC: H01L27/02 ,  H01L29/78 ,  H01L21/336 ,  H01L21/82

Abstract: 提供了包括鳍形有源区的集成电路装置及其形成方法。所述装置可以包括鳍形有源区、鳍形有源区上的多个半导体图案、多个半导体图案上的栅电极以及分别位于栅电极的相对侧上的源极/漏极区。栅电极可以包括在最上面的半导体图案上延伸的主栅极部分以及在多个半导体图案中的两个相邻半导体图案之间延伸的子栅极部分。子栅极部分可以包括子栅极中心部分和子栅极边缘部分。在水平截面图中，子栅极中心部分在第一方向上的第一宽度可以小于子栅极边缘部分中的一个子栅极边缘部分在第一方向上的第二宽度。

公开(公告)号：CN117542858A

公开(公告)日：2024-02-09

申请号：CN202310665067.6

申请日：2023-06-06

Applicant: 三星电子株式会社

Inventor： 黄东勋 ,  宋昇珉 ,  郭玟灿

IPC: H01L27/088 ,  H01L29/06

Abstract: 在一些实施例中，一种半导体器件包括：第一有源图案，在衬底上沿第一水平方向延伸；第二有源图案，在衬底上沿第一水平方向延伸；第一底部栅电极，在第一有源图案上沿第二水平方向延伸；第一上栅电极，在第一底部栅电极上沿第二水平方向延伸；第二底部栅电极，在第二有源图案上沿第二水平方向延伸；第二上栅电极，在第二底部栅电极上沿第二水平方向延伸；以及第一栅极切割，包括第一部分和第二部分，第一部分将第一底部栅电极与第二底部栅电极隔离，第二部分将第一上栅电极与第二上栅电极隔离。第二部分的宽度超过第一部分的宽度。

公开(公告)号：CN117497537A

公开(公告)日：2024-02-02

申请号：CN202310423021.3

申请日：2023-04-19

Applicant: 三星电子株式会社

Inventor： 车承珉 ,  宋昇珉 ,  金荣佑 ,  金珍圭 ,  刘素罗 ,  李南玹 ,  李城门

IPC: H01L27/088 ,  H01L27/092 ,  H01L23/498 ,  H01L23/50 ,  H01L23/535

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：基底，具有彼此相对的前表面和后表面以及在前表面中由沟槽限定的鳍式有源区；器件分隔层，填充沟槽；源极/漏极区，在鳍式有源区上；第一导电插塞，布置在源极/漏极区上并电连接到源极/漏极区；电力布线，至少部分地布置在基底的下表面上；掩埋轨道，穿过器件分隔层连接到电力布线，并且掩埋轨道的水平宽度朝向电力布线减小；以及电力过孔，将掩埋轨道连接到第一导电插塞。

公开(公告)号：CN109686790B

公开(公告)日：2023-11-07

申请号：CN201810846316.0

申请日：2018-07-27

Applicant: 三星电子株式会社

Inventor： 朴雨锡 ,  宋昇珉 ,  梁正吉 ,  裵金钟 ,  裵东一

IPC: H01L29/78 ,  H01L29/417 ,  H10B10/00 ,  H01L21/336

Abstract: 一种半导体装置包括设置在衬底的第一区上的晶体管以及设置在衬底的第二区上的非有源组件，晶体管包括：源极/漏极区；多个沟道层，在分别连接源极/漏极区的同时在与衬底的上表面垂直的方向上彼此间隔开；栅极电极，环绕多个沟道层中的每一者；以及栅极绝缘体，位于栅极电极与多个沟道层之间。非有源组件包括：鳍结构，包括交替地堆叠的多个第一半导体图案与多个第二半导体图案；外延区，邻近鳍结构；非有源电极，与鳍结构相交；以及阻挡绝缘膜，位于非有源电极与鳍结构之间。本公开的半导体装置可以高速度运行，同时可考虑在操作方面具有高度准确性以及对半导体装置中所包括的晶体管的结构进行优化。

公开(公告)号：CN114551387A

公开(公告)日：2022-05-27

申请号：CN202111331262.2

申请日：2021-11-11

Applicant: 三星电子株式会社

Inventor： 宋昇珉 ,  权兑勇 ,  马在亨 ,  李南玹

IPC: H01L23/48 ,  H01L23/50 ,  H01L23/522 ,  H01L23/528

Abstract: 可以提供一种半导体器件，该半导体器件包括：衬底，包括在第一方向上延伸的划分区域；在衬底上的第一和第二有源图案，并且划分区域插设在其间，第一和第二有源图案在垂直于第一方向的第二方向上彼此间隔开；栅电极，在第一方向上延伸并与第一和第二有源图案交叉；在第一有源图案上的第一沟道图案；以及在第二有源图案上的第二沟道图案。在第一方向上，第一有源图案的最小宽度可以小于第二有源图案的最小宽度。第一沟道图案的与划分区域相邻的端部可以包括在第一方向上延伸的突出部分，并且该突出部分在平面图中可以具有三角形形状。

公开(公告)号：CN112652631A

公开(公告)日：2021-04-13

申请号：CN202010805205.2

申请日：2020-08-12

Applicant: 三星电子株式会社

Inventor： 金江旻 ,  宋昇珉 ,  申载勋 ,  申重植 ,  林根元

IPC: H01L27/1157 ,  H01L27/11582

Abstract: 提供了一种非易失性存储器装置。所述非易失性存储器装置包括：基底；第一模制结构，设置在基底上并且包括多个第一栅电极；第二模制结构，设置在第一模制结构上并且包括多个第二栅电极；以及多个沟道结构，通过穿透第一模制结构和第二模制结构而与所述多个第一栅电极和所述多个第二栅电极交叉，其中，第一模制结构包括彼此间隔开的第一堆叠件和第二堆叠件，并且第二模制结构包括堆叠在第一堆叠件上的第三堆叠件、堆叠在第二堆叠件上的第四堆叠件以及连接第三堆叠件和第四堆叠件的第一连接部。

公开(公告)号：CN110828570A

公开(公告)日：2020-02-21

申请号：CN201910609149.2

申请日：2019-07-08

Applicant: 三星电子株式会社

Inventor： 梁正吉 ,  金相秀 ,  金善昱 ,  裵金钟 ,  宋昇珉 ,  郑秀真

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 一种半导体器件包括：鳍型有源区，沿第一方向延伸、从衬底突出；多个纳米片堆叠结构；阻挡膜，覆盖所述多个纳米片堆叠结构之中与鳍型有源区的两侧相邻的一对纳米片堆叠结构的每个的上表面的一部分和一个侧壁；栅电极，在鳍型有源区上沿与第一方向交叉的第二方向延伸，栅电极包括围绕所述多个纳米片的实际栅电极和设置在阻挡膜上的虚设栅电极；以及栅极电介质层，在实际栅电极与所述多个纳米片之间以及虚设栅电极与阻挡膜之间。

公开(公告)号：CN110620110A

公开(公告)日：2019-12-27

申请号：CN201910145007.5

申请日：2019-02-27

Applicant: 三星电子株式会社

Inventor： 卢昶佑 ,  宋昇珉 ,  裵金钟 ,  裵东一

IPC: H01L27/088 ,  H01L21/8234

Abstract: 一种包括鳍型场效应晶体管(fin-FET)的半导体器件包括：设置在衬底上的有源鳍；在有源鳍的两侧上的隔离层；形成为与有源鳍和隔离层交叉的栅极结构；在栅极结构的侧壁上在有源鳍上的源极/漏极区；第一层间绝缘层，在隔离层上与栅极结构的侧壁的部分和源极/漏极区的表面的部分接触；蚀刻停止层，构造为重叠第一层间绝缘层、栅极结构的侧壁和源极/漏极区；以及接触插塞，形成为穿过蚀刻停止层以接触源极/漏极区。源极/漏极区具有与有源鳍的上表面接触的主生长部分。

公开(公告)号：CN109904156A

公开(公告)日：2019-06-18

申请号：CN201811444764.4

申请日：2018-11-29

Applicant: 三星电子株式会社

Inventor： 郑秀真 ,  裴东一 ,  裴金钟 ,  宋昇珉 ,  梁正吉

IPC: H01L27/092 ,  H01L29/423

Abstract: 本申请提供了一种半导体器件。所述半导体器件可以包括：位于衬底上的第一沟道图案和第二沟道图案、分别与所述第一沟道图案和所述第二沟道图案接触的第一源极/漏极图案和第二源极/漏极图案、以及分别与所述第一沟道图案和所述第二沟道图案交叠的第一栅极电极和第二栅极电极。所述第一栅极电极可以包括位于所述第一沟道图案的所述第一半导体图案与所述第二半导体图案之间的第一段。所述第一段可以包括朝向所述第一源极/漏极图案突出的第一凸出部分。所述第二栅极电极可以包括位于所述第二沟道图案的所述第三半导体图案与所述第四半导体图案之间的第二段。所述第二段可以包括朝向所述第二段的中心凹陷的凹入部分。