公开(公告)号：CN108231765A

公开(公告)日：2018-06-29

申请号：CN201711394204.8

申请日：2017-12-21

Applicant: 三星电子株式会社

Inventor： 成金重 ,  李正允 ,  洪承秀 ,  闵庚石 ,  朴胜周 ,  吴怜默 ,  林青美

IPC: H01L27/088

Abstract: 本发明构思涉及一种半导体器件。有源图案从衬底突出。有源图案包括第一有源图案、与第一有源图案间隔开第一距离的第二有源图案、以及与第二有源图案间隔开大于第一距离的第二距离的第三有源图案。栅极间隔物设置在跨越有源图案的栅电极的侧壁上。源极/漏极区域包括设置在有源图案中的一个的区域上的第一源极/漏极区域至第三源极/漏极区域。有源图案中的一个的所述区域邻近于栅电极的一侧设置。第一保护绝缘图案和第二保护绝缘图案分别设置在第一源极/漏极区域和第二源极/漏极区域下面的第一有源图案与第二有源图案之间以及在第二源极/漏极区域和第三源极/漏极区域下面的第二有源图案与第三有源图案之间的衬底上。

公开(公告)号：CN108109994A

公开(公告)日：2018-06-01

申请号：CN201711180414.7

申请日：2017-11-23

Applicant: 三星电子株式会社

Inventor： 金基一 ,  文斘敒 ,  梁光容 ,  吴怜默 ,  千雅英 ,  河承模

IPC: H01L27/02 ,  H01L27/088 ,  H01L27/108 ,  H01L21/033

CPC classification number: H01L27/0886 ,  B82Y10/00 ,  H01L21/3086 ,  H01L21/762 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L29/045 ,  H01L29/0649 ,  H01L29/0673 ,  H01L29/1033 ,  H01L29/42392 ,  H01L29/775 ,  H01L27/0207 ,  H01L21/0332 ,  H01L27/108

Abstract: 本公开涉及有源图案结构及包括其的半导体器件。一种有源图案结构可以包括含有源图案阵列的衬底，有源图案阵列由包括第一沟槽至第三沟槽的多个沟槽、以及分别在第一沟槽至第三沟槽中的第一隔离图案至第三隔离图案限定。有源图案阵列可以包括在第一方向上延伸的多个第一有源图案和多个第二有源图案，第一沟槽至第三沟槽可以在第一有源图案与第二有源图案之间并且可以包括彼此不同的宽度。有源图案阵列可以包括有源图案组，其包括顺序地布置在基本上垂直于第一方向的第二方向上的所述多个第一有源图案中的第一有源图案和所述多个第二有源图案中的第二有源图案。所述多个第一有源图案和所述多个第二有源图案的每个可以具有微小的宽度。

公开(公告)号：CN102169825A

公开(公告)日：2011-08-31

申请号：CN201110036452.1

申请日：2011-02-10

Applicant: 三星电子株式会社

Inventor： 张钟光 ,  吴怜默 ,  南瑞祐 ,  全祐撤 ,  李周范 ,  李命柱

IPC: H01L21/02

CPC classification number: H01L21/0337 ,  H01L21/0338

Abstract: 本发明公开了一种形成半导体器件的精细图案的方法，所述方法包括以下步骤：提供可图案化层；在可图案化层上形成多个第一光致抗蚀剂层图案；在可图案化层和多个第一光致抗蚀层图案上形成界面层；在界面层上形成平坦化层；在平坦化层上形成多个第二光致抗蚀剂层图案；利用多个第二光致抗蚀剂层图案形成多个平坦化层图案；利用多个平坦化层图案和多个第一光致抗蚀剂层图案形成多个层图案。

公开(公告)号：CN108091653B

公开(公告)日：2023-09-26

申请号：CN201711171980.1

申请日：2017-11-22

Applicant: 三星电子株式会社

Inventor： 洪承秀 ,  李正允 ,  成金重 ,  郑铉澔 ,  郭玟灿 ,  闵庚石 ,  吴怜默 ,  禹宰勋 ,  林青美

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一有源图案和第二有源图案；第一栅电极和第二栅电极，分别跨过第一有源图案和第二有源图案；第一绝缘图案，在第一栅电极和第二栅电极之间并使第一栅电极和第二栅电极分隔开；栅间隔物，在第一栅电极的侧壁上、在第二栅电极的侧壁上以及在第一绝缘图案的侧壁上；以及第二绝缘图案，在栅间隔物与第一绝缘图案的侧壁之间，其中第一栅电极、第一绝缘图案和第二栅电极沿第一方向布置，并且其中栅间隔物在第一方向上延伸。

公开(公告)号：CN108109994B

公开(公告)日：2023-04-18

申请号：CN201711180414.7

申请日：2017-11-23

Applicant: 三星电子株式会社

Inventor： 金基一 ,  文斘敒 ,  梁光容 ,  吴怜默 ,  千雅英 ,  河承模

IPC: H01L27/02 ,  H01L27/088 ,  H10B12/00 ,  H01L21/033

Abstract: 本公开涉及有源图案结构及包括其的半导体器件。一种有源图案结构可以包括含有源图案阵列的衬底，有源图案阵列由包括第一沟槽至第三沟槽的多个沟槽、以及分别在第一沟槽至第三沟槽中的第一隔离图案至第三隔离图案限定。有源图案阵列可以包括在第一方向上延伸的多个第一有源图案和多个第二有源图案，第一沟槽至第三沟槽可以在第一有源图案与第二有源图案之间并且可以包括彼此不同的宽度。有源图案阵列可以包括有源图案组，其包括顺序地布置在基本上垂直于第一方向的第二方向上的所述多个第一有源图案中的第一有源图案和所述多个第二有源图案中的第二有源图案。所述多个第一有源图案和所述多个第二有源图案的每个可以具有微小的宽度。

公开(公告)号：CN110491931A

公开(公告)日：2019-11-22

申请号：CN201910384996.3

申请日：2019-05-09

Applicant: 三星电子株式会社

Inventor： 洪承秀 ,  林青美 ,  成金重 ,  吴怜默 ,  李正允 ,  池雅凛

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78

Abstract: 半导体装置具有：在衬底上的由隔离图案限定的有源鳍，每个有源鳍沿第一方向延伸，并且有源鳍沿与第一方向交叉的第二方向彼此间隔开；栅电极，其在有源鳍和隔离图案上沿第二方向延伸；以及隔离结构，其在第二方向上彼此相邻的有源鳍之间的隔离图案的一部分上。隔离结构包括：具有第一材料的第一图案和具有与第一材料不同的第二材料的第二图案。第二图案覆盖第一图案的下表面和下侧表面，但不覆盖第一图案的上侧表面。

公开(公告)号：CN110416304A

公开(公告)日：2019-11-05

申请号：CN201910052730.9

申请日：2019-01-21

Applicant: 三星电子株式会社

Inventor： 成金重 ,  洪承秀 ,  吴怜默 ,  李正允

IPC: H01L29/78 ,  H01L29/06

Abstract: 提供了一种半导体装置。所述半导体装置包括：鳍式图案，在基底上沿第一方向延伸；场绝缘层，位于基底上，场绝缘层包围鳍式图案的侧壁；栅电极，位于鳍式图案上，栅电极在与第一方向交叉的第二方向上延伸；第一分隔件，位于栅电极的下部的侧壁上；以及蚀刻停止层，沿栅电极的上部的侧壁和上表面延伸，沿第一分隔件的侧壁延伸，并且沿场绝缘层的上表面延伸。

公开(公告)号：CN110021526A

公开(公告)日：2019-07-16

申请号：CN201811416581.1

申请日：2018-11-26

Applicant: 三星电子株式会社

Inventor： 李相炫 ,  李全一 ,  康诚右 ,  申洪湜 ,  吴怜默 ,  李升玟

IPC: H01L21/311 ,  H01L21/336

Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。

公开(公告)号：CN102157381B

公开(公告)日：2015-09-16

申请号：CN201110036456.X

申请日：2011-02-10

Applicant: 三星电子株式会社

Inventor： 张钟光 ,  池承宪 ,  慎烘縡 ,  郑龙镇 ,  吴怜默 ,  李周范

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/823864 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28123 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供了一种制造半导体装置的方法，该方法包括以下步骤：提供半导体基板；在半导体基板上形成栅极图案，使得栅极图案包括栅极介电层和牺牲栅电极；在半导体基板和栅极图案上形成蚀刻停止层和介电层；去除介电层的一部分，以暴露蚀刻停止层；对蚀刻停止层执行回蚀工艺，以暴露牺牲栅电极；去除牺牲栅电极，以形成沟槽；在包括沟槽的半导体基板上形成金属层；去除金属层的一部分，以暴露介电层；按预定的目标对金属层执行回蚀工艺。

公开(公告)号：CN102157381A

公开(公告)日：2011-08-17

申请号：CN201110036456.X

申请日：2011-02-10

Applicant: 三星电子株式会社

Inventor： 张钟光 ,  池承宪 ,  慎烘縡 ,  郑龙镇 ,  吴怜默 ,  李周范

IPC: H01L21/336 ,  H01L21/28 ,  H01L21/8238

CPC classification number: H01L21/823864 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28123 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7834 ,  H01L29/7848

Abstract: 本发明提供了一种制造半导体装置的方法，该方法包括以下步骤：提供半导体基板；在半导体基板上形成栅极图案，使得栅极图案包括栅极介电层和牺牲栅电极；在半导体基板和栅极图案上形成蚀刻停止层和介电层；去除介电层的一部分，以暴露蚀刻停止层；对蚀刻停止层执行回蚀工艺，以暴露牺牲栅电极；去除牺牲栅电极，以形成沟槽；在包括沟槽的半导体基板上形成金属层；去除金属层的一部分，以暴露介电层；按预定的目标对金属层执行回蚀工艺。