公开(公告)号：CN1286493A

公开(公告)日：2001-03-07

申请号：CN00126319.6

申请日：2000-08-30

Applicant: 株式会社半导体能源研究所

Inventor： 柴田宽 ,  矶部敦生

IPC: H01L21/00

CPC classification number: H01L27/1255 ,  G02F1/133345 ,  G02F1/13454 ,  G02F1/136209 ,  G02F1/136213 ,  G02F1/136227 ,  G02F1/136277 ,  G02F1/136286 ,  G02F1/1368 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/124 ,  H01L27/3244 ,  H01L27/3248 ,  H01L27/3262 ,  H01L27/3265 ,  H01L27/3276 ,  H01L29/4908 ,  H01L29/786 ,  H01L29/78633

Abstract: 通过保证充足存储电容值(Cs)时获得较高孔径率,同时通过以适时方式分散电容器引线的负载(象素写入电流)以有效地减少负载,从而提供一种液晶显示装置。扫描线形成在与栅电极不同的层面上,电容器布置成与信号线平行。每个象素通过电介质与各自独立的电容器引线连接。这样,可避免由相邻象素的写入电流产生的电容器引线的电势变化,进而获得了满意的显示图象。

公开(公告)号：CN106797213B

公开(公告)日：2021-02-02

申请号：CN201580054805.7

申请日：2015-10-01

Applicant: 株式会社半导体能源研究所

Inventor： 上杉航 ,  田村辉 ,  矶部敦生

IPC: H03K3/3562 ,  H01L21/28 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/786

Abstract: 在逻辑电路中设置的保持电路能够进行电源门控。保持电路包括第一端子、节点、电容器以及第一晶体管至第三晶体管。第一晶体管控制第一端子与逻辑电路的输入端子之间的电连接。第二晶体管控制逻辑电路的输出端子与节点之间的电连接。第三晶体管控制节点与逻辑电路的输入端子之间的电连接。第一晶体管的栅极与第二晶体管的栅极电连接。在数据保持期间中，节点处于电浮动状态。节点的电压被电容器保持。

公开(公告)号：CN102738002B

公开(公告)日：2017-05-31

申请号：CN201210098750.8

申请日：2012-04-06

Applicant: 株式会社半导体能源研究所

Inventor： 佐藤裕平 ,  佐藤惠司 ,  佐佐木俊成 ,  丸山哲纪 ,  矶部敦生 ,  村川努 ,  手塚祐朗

IPC: H01L21/336 ,  H01L21/324

CPC classification number: H01L29/7869 ,  H01L21/477

Abstract: 本发明涉及半导体装置的制造方法。本发明通过对使用氧化物半导体的半导体装置赋予稳定的电特性，提供一种可靠性高的半导体装置。作为晶体管的制造工序，在依次形成氧化物半导体层、源电极层、漏电极层、栅极绝缘膜、栅电极层及氧化铝膜之后，通过对氧化物半导体层及氧化铝膜进行热处理，去除含有氢原子的杂质，并形成包括含有超过化学计量比的氧的区域的氧化物半导体层。另外，通过形成氧化铝膜，即使在具有该晶体管的半导体装置或电子设备的制造工序中的热处理中，也可以防止来自大气的水或氢侵入且扩散到氧化物半导体层中，从而可以制造可靠性高的晶体管。

公开(公告)号：CN101840864B

公开(公告)日：2016-03-02

申请号：CN201010146652.8

申请日：2010-03-12

Applicant: 株式会社半导体能源研究所

Inventor： 矶部敦生 ,  乡户宏充 ,  筱原聪始

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/3205 ,  H01L29/78

CPC classification number: H01L21/76254 ,  H01L21/02532 ,  H01L21/02675 ,  H01L27/1218 ,  H01L29/66772

Abstract: 本发明提供一种解决在使用具有绝缘表面的衬底的情况下有可能发生的问题的半导体装置。该半导体装置包括：具有绝缘表面的基底衬底；绝缘表面上的导电层；导电层上的绝缘层；绝缘层上的包括沟道形成区、第一杂质区、第二杂质区、以及沟道形成区与第二杂质区之间的第三杂质区的半导体层；覆盖半导体层的栅极绝缘层；栅极绝缘层上的栅电极；电连接到第一杂质区的第一电极；以及电连接到第二杂质区的第二电极，其中，导电层被保持为规定电位。

公开(公告)号：CN102738002A

公开(公告)日：2012-10-17

申请号：CN201210098750.8

申请日：2012-04-06

Applicant: 株式会社半导体能源研究所

Inventor： 佐藤裕平 ,  佐藤惠司 ,  佐佐木俊成 ,  丸山哲纪 ,  矶部敦生 ,  村川努 ,  手塚祐朗

IPC: H01L21/336 ,  H01L21/324

CPC classification number: H01L29/7869 ,  H01L21/477

Abstract: 本发明涉及半导体装置的制造方法。本发明通过对使用氧化物半导体的半导体装置赋予稳定的电特性，提供一种可靠性高的半导体装置。作为晶体管的制造工序，在依次形成氧化物半导体层、源电极层、漏电极层、栅极绝缘膜、栅电极层及氧化铝膜之后，通过对氧化物半导体层及氧化铝膜进行热处理，去除含有氢原子的杂质，并形成包括含有超过化学计量比的氧的区域的氧化物半导体层。另外，通过形成氧化铝膜，即使在具有该晶体管的半导体装置或电子设备的制造工序中的热处理中，也可以防止来自大气的水或氢侵入且扩散到氧化物半导体层中，从而可以制造可靠性高的晶体管。

公开(公告)号：CN1855397B

公开(公告)日：2011-09-21

申请号：CN200610077224.8

申请日：2006-04-28

Applicant: 株式会社半导体能源研究所

Inventor： 矶部敦生 ,  山崎舜平

IPC: H01L21/336 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L27/1214 ,  H01L27/3244 ,  H01L29/4908

Abstract: 本发明提供一种薄膜晶体管及其制造方法，其中该晶体管的沟道的基本长度被缩短以微型化半导体装置。此外，本发明提供一种半导体装置及其制造方法，该半导体装置实现了高速操作和高性能。而且，此外，本发明的一个目的是提供一种制造方法，其中制造工艺被简化。本发明的半导体装置具有：在具有绝缘表面的衬底上形成的岛状半导体薄膜以及在该岛状半导体薄膜上形成的栅电极，其中通过高密度等离子体氧化该栅电极的表面使该栅电极变细，且沟道的基本长度被缩短。

公开(公告)号：CN1716575B

公开(公告)日：2011-08-17

申请号：CN200510078881.X

申请日：2005-03-25

Applicant: 株式会社半导体能源研究所

Inventor： 丸山纯矢 ,  矶部敦生 ,  冈崎奖 ,  田中幸一郎 ,  山本良明 ,  大力浩二 ,  田村友子

IPC: H01L21/84 ,  H01L21/336

CPC classification number: H01L27/1266 ,  H01L21/6835 ,  H01L24/83 ,  H01L27/1214 ,  H01L27/1218 ,  H01L2221/6835 ,  H01L2221/68368 ,  H01L2224/83 ,  H01L2924/01029 ,  H01L2924/12041 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19041 ,  H01L2924/3025 ,  H01L2924/3512 ,  H01L2924/00

Abstract: 本发明的目的是提供一种制造半导体器件的方法，其能够防止在完成半导体元件之前的阶段中剥离层从衬底上被剥离并能快速剥离半导体元件。据认为是因为由衬底和剥离层之间的热膨胀系数差异引起在剥离层上施加一应力，或者因为由于剥离层结晶化热处理引起剥离层的体积减小并因此在其上施加一应力，从而剥离层趋于从衬底上被剥离。因此，根据本发明的一个特征，通过在衬底上形成剥离层之前在衬底和剥离层之间形成用于释放剥离层上的应力的绝缘膜，增强了衬底和剥离层的粘接。

公开(公告)号：CN1870276B

公开(公告)日：2011-05-04

申请号：CN200610087813.4

申请日：2006-05-26

Applicant: 株式会社半导体能源研究所

Inventor： 高野圭惠 ,  矶部敦生

IPC: H01L27/12 ,  H01L29/786 ,  H01L21/84 ,  H01L21/336

CPC classification number: H01L29/78606 ,  H01L27/1214 ,  H01L27/1266 ,  H01L27/13 ,  H01L29/0603 ,  H01L29/78609 ,  H01L29/78636

Abstract: 本发明提供一种半导体器件，其抑制了由在半导体膜的沟道区的端部中的栅绝缘膜的断开或薄的厚度导致的半导体膜和栅极之间的短路和漏电流，以及该半导体器件的制造方法。多个薄膜晶体管，每一个具有连续地提供于衬底上方的半导体膜、经由栅绝缘膜提供于半导体膜上方的导电膜、不与导电膜重叠提供于半导体膜中的源和漏区，和存在于导电膜下方和源和漏区之间的提供于半导体膜中的沟道区。且杂质区提供于不与导电膜重叠的半导体膜中，且与源和漏区相邻地提供。而且，导电膜提供于沟道区和半导体膜的与沟道区相邻提供的区域的上方。

公开(公告)号：CN100550425C

公开(公告)日：2009-10-14

申请号：CN200510089632.0

申请日：2005-06-14

Applicant: 株式会社半导体能源研究所

Inventor： 山崎舜平 ,  矶部敦生 ,  山口哲司 ,  乡户宏充

IPC: H01L29/786 ,  H01L27/12 ,  H01L21/336 ,  H01L21/84

CPC classification number: H01L27/1214 ,  H01L21/26586 ,  H01L27/127 ,  H01L27/1274 ,  H01L29/66757 ,  H01L29/78624

Abstract: 在本发明中，低浓度杂质区形成在半导体层中的沟道形成区与源区或漏区之间，且被薄膜晶体管中的栅电极层覆盖。利用栅电极层作掩模，倾斜于半导体层的表面掺杂半导体层以形成低浓度杂质区。形成半导体层，以具有包括赋予一种导电类型的杂质元素的杂质区，该导电类型不同于薄膜晶体管的导电类型，由此能够精确地控制薄膜晶体管的特性。

公开(公告)号：CN101299412A

公开(公告)日：2008-11-05

申请号：CN200810109622.2

申请日：2003-01-28

Applicant: 株式会社半导体能源研究所

Inventor： 矶部敦生 ,  山崎舜平 ,  小久保千穗 ,  田中幸一郎 ,  下村明久 ,  荒尾达也 ,  宫入秀和 ,  秋叶麻衣

IPC: H01L21/336 ,  H01L21/20 ,  H01L21/77 ,  H01L21/84 ,  H01L29/786 ,  H01L29/04 ,  H01L29/10 ,  H01L27/12

Abstract: 本发明提供一种半导体器件及其制造方法。本发明的目的在于提供一种制造半导体器件的方法，以及一种使用该制造方法制造的半导体器件，其中使用激光晶化方法，它能够防止在TFT沟道形成区中形成晶界，并且能够防止所有由于晶界导致的TFT迁移率的显著下降、接通电流降低和关断电流增加。形成具有条形形状或矩形形状的凹陷和凸起。用连续波激光沿绝缘膜条形形状的凹陷和凸起、或沿矩形形状的纵轴方向或横轴方向辐照形成在绝缘膜上的半导体膜。注意虽然此时最优选使用连续波激光，但也可以使用脉冲波激光。