-
公开(公告)号：CN101431082B
公开(公告)日：2010-12-08
申请号：CN200810184314.6
申请日：2005-06-14
Applicant: 株式会社半导体能源研究所
IPC: H01L27/12 , H01L29/786 , H01L29/45 , H01L21/84 , H01L21/336 , H01L21/20
CPC classification number: H01L27/127 , H01L27/1214 , H01L27/1285 , H01L27/1288 , H01L27/13 , H01L29/458 , H01L29/4908 , H01L29/78621 , H01L29/78624
Abstract: 本发明的目的在于不用复杂的工艺、器件就能制造具有所要求特性的薄膜晶体管。其目的还在于，通过对薄膜晶体管的特性进行精密、自由的控制，提供一种能以低成本高合格率来制造可靠性高电特性好的半导体器件的技术。本发明的薄膜晶体管，在被栅极电极层覆盖的半导体层的源极区域侧或漏极区域侧制作低浓度的掺杂区域。低浓度掺杂区域是通过将栅极电极层作为掩膜，对着半导体层表面斜着进行掺杂而形成的。因而，能进行薄膜晶体管的精细特性的控制。
-
公开(公告)号：CN1716539B
公开(公告)日：2010-10-27
申请号：CN200510078541.7
申请日：2005-06-10
Applicant: 株式会社半导体能源研究所
IPC: H01L21/265 , H01J37/317
CPC classification number: H01L27/127 , H01J37/3171 , H01L21/2652 , H01L21/26586 , H01L21/67213 , H01L27/1214 , H01L29/78621 , H01L29/78624 , H01L2029/7863
Abstract: 本发明提供一种具有使用大量生产上可多件提取的大面积衬底并且均匀掺入杂质元素的装置的半导体器件制造装置。本发明的一个特征为：将离子流的截面取为线状或正方形，而且使大面积衬底保持对离子流倾斜规定的倾斜角θ不变，同时使该衬底往垂直于离子流的纵向的方向移动。本发明中，通过改变倾斜角调整离子束的入射角。使大面积衬底对水平面为倾斜状态，从而能使离子流纵向宽度小于衬底1条边的长度。
-
公开(公告)号：CN100550425C
公开(公告)日：2009-10-14
申请号：CN200510089632.0
申请日：2005-06-14
Applicant: 株式会社半导体能源研究所
IPC: H01L29/786 , H01L27/12 , H01L21/336 , H01L21/84
CPC classification number: H01L27/1214 , H01L21/26586 , H01L27/127 , H01L27/1274 , H01L29/66757 , H01L29/78624
Abstract: 在本发明中，低浓度杂质区形成在半导体层中的沟道形成区与源区或漏区之间，且被薄膜晶体管中的栅电极层覆盖。利用栅电极层作掩模，倾斜于半导体层的表面掺杂半导体层以形成低浓度杂质区。形成半导体层，以具有包括赋予一种导电类型的杂质元素的杂质区，该导电类型不同于薄膜晶体管的导电类型，由此能够精确地控制薄膜晶体管的特性。
-
公开(公告)号：CN1691337A
公开(公告)日：2005-11-02
申请号：CN200510065530.5
申请日：2005-03-08
Applicant: 株式会社半导体能源研究所
IPC: H01L27/115 , H01L29/788 , G09F9/30 , H01L21/8247 , H01L21/336
CPC classification number: H01L21/84 , H01L27/11526 , H01L27/11546 , H01L27/1203
Abstract: 在同一衬底上同时制造具有不同结构和特性的元件的过程中，制造步骤的数目会增加并变得复杂。考虑到这一点，本发明提供了一种半导体装置及其制造过程，在抑制步骤数的同时，在同一衬底上形成了不同结构的元件。根据本发明，由于在构成半导体存储装置的元件中形成存储晶体管时需要最多的步骤数，所以其它高速晶体管和高压晶体管也可以有效地进行制造。因此，制造步骤数得以抑制，并可以制造出低成本的半导体存储装置。
-
公开(公告)号：CN1599523A
公开(公告)日：2005-03-23
申请号：CN200410078766.8
申请日：2004-09-18
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L51/529 , H01L27/12 , H01L27/1214 , H01L27/3246 , H01L27/3248 , H01L27/3258 , H01L27/3276 , H01L29/66757 , H01L51/5206 , H01L51/5246 , H01L2251/5315 , H01L2251/5323
Abstract: 本发明的目的是提供一种可靠性高的显示器件以及实现了在制作该显示器件时简化工序且提高成品率的制作方法。本发明的显示器件的一个结构是：一种包括多个显示元件的显示器件，所述显示元件包括第一电极；含有有机化合物的层；以及第二电极，所述显示器件包括在具有绝缘表面的衬底上的：耐热性平整膜；形成在所述耐热性平整膜上的第一电极；覆盖所述第一电极边缘的布线；覆盖所述第一电极边缘和布线的分割墙；形成在所述第一电极上的含有有机化合物的层；以及形成在所述含有有机化合物的层上的第二电极。
-
Patent Agency Ranking
公开(公告)号：CN1965408A
公开(公告)日：2007-05-16
申请号：CN200580018287.X
申请日：2005-05-31
Applicant: 株式会社半导体能源研究所
IPC: H01L27/10 , H01L21/82 , H01L29/786 , H01L21/336
Abstract: 提供了一种用于使用和便宜的存储器件，同时即使当存储器与其它功能电路在同一衬底上形成时，仍然保持产品规格和生产率。本发明的存储器件包括在绝缘表面上形成的存储单元。该存储单元包括具有两个杂质区域的半导体薄膜、栅极、以及连接相应杂质区域的两条接线。通过在栅极和两条接线的至少之一之间施加电压这两条接线彼此绝缘，以改变半导体薄膜的状态。
-
公开(公告)号：CN100474502C
公开(公告)日：2009-04-01
申请号：CN200510068687.3
申请日：2005-05-08
Applicant: 株式会社半导体能源研究所
IPC: H01L21/00 , G02F1/1368 , G09G3/36 , G09G3/38
Abstract: 本发明提供了一种用于制造具有高性能和可靠性的半导体器件的方法。可以避免在绝缘膜上形成电极或布线之后的干法蚀刻期间造成的蚀刻损害。该损害的避免是通过形成导电层使干法蚀刻过程中产生的带电粒子不能进入半导体层中。因此，本发明的一个目的在于提供一种方法，用于不造成对晶体管特性的损害，尤其是在具有微型结构的薄膜晶体管中。
-
公开(公告)号：CN1722448B
公开(公告)日：2012-12-12
申请号：CN200510076233.0
申请日：2005-04-22
Applicant: 株式会社半导体能源研究所
CPC classification number: H01L27/1259 , H01L27/1214
Abstract: 薄膜集成电路及制造该薄膜集成电路、CPU、存储器、电子卡和电子设备的方法对薄膜集成电路施以硅化物自对准工艺，而不必担心对玻璃基底的损害，因此能够实现电路的高速运行。在玻璃基底上形成金属基膜、氧化物和绝缘基膜。在绝缘基膜上形成具有侧壁的TFT，形成覆盖TFT的金属膜。通过RTA等，在不引起基底收缩的温度进行退火，在源和漏区中形成高电阻金属硅化物层。去除未反应的金属膜之后，进行第二次退火的激光照射，因此发生硅化物反应，高电阻金属硅化物层变成低电阻金属硅化物层。在第二次退火中，金属基膜吸收并且积累激光照射的热量，除了激光照射的热量之外，还向半导体层提供金属基膜的热量，从而提高源和漏区中的硅化物反应的效率。
-
公开(公告)号：CN1691337B
公开(公告)日：2011-06-08
申请号：CN200510065530.5
申请日：2005-03-08
Applicant: 株式会社半导体能源研究所
IPC: H01L27/115 , H01L29/788 , G09F9/30 , H01L21/8247 , H01L21/336
CPC classification number: H01L21/84 , H01L27/11526 , H01L27/11546 , H01L27/1203
Abstract: 在同一衬底上同时制造具有不同结构和特性的元件的过程中，制造步骤的数目会增加并变得复杂。考虑到这一点，本发明提供了一种半导体装置及其制造过程，在抑制步骤数的同时，在同一衬底上形成了不同结构的元件。根据本发明，由于在构成半导体存储装置的元件中形成存储晶体管时需要最多的步骤数，所以其它高速晶体管和高压晶体管也可以有效地进行制造。因此，制造步骤数得以抑制，并可以制造出低成本的半导体存储装置。
-
公开(公告)号：CN100474575C
公开(公告)日：2009-04-01
申请号：CN200410090361.6
申请日：2004-11-04
Applicant: 株式会社半导体能源研究所
IPC: H01L23/52 , H01L21/768
CPC classification number: H01L27/124 , G02F1/136227 , H01L29/41733 , H01L29/4908
Abstract: 一种易于形成精细且可靠的多层布线结构的技术。在该多层结构中，之间夹有绝缘层形成的下层布线和上层布线在形成于下层布线中的突起中相互电连接。该突起包括柱状导电元件及其上、下层，并且所述上层和下层分别由形成在整个下层布线上的导电层形成。上层布线在所述突起暴露在与所述绝缘层的顶表面基本相同的平面处与下层布线电连接。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.034 seconds)
