公开(公告)号：CN103972097B

公开(公告)日：2016-12-28

申请号：CN201310150962.0

申请日：2013-04-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 孙诗平 ,  王菘豊 ,  林经祥 ,  陈能国 ,  万幸仁

IPC: H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/324 ,  H01L29/1054 ,  H01L29/401 ,  H01L29/66545 ,  H01L29/785

Abstract: 本发明首先通过接收FinFET前体来制造FinFET器件。FinFET前体包括衬底，位于衬底上的鳍，位于鳍的两侧上的隔离区和位于衬底上的伪栅极堆叠件，该伪栅极堆叠件包括环绕鳍的一部分，这被称为栅极沟道区。去除伪栅极堆叠件以形成栅极沟槽并且在栅极沟槽中沉积栅极介电层。在栅极介电层上共形的沉积金属应激层(MSL)。在MSL上沉积覆盖层。对MSL施加热处理以实现体积膨胀。然后去除覆盖层并且在MSL上形成金属栅极(MG)。

公开(公告)号：CN101630655B

公开(公告)日：2012-01-18

申请号：CN200810170437.4

申请日：2008-11-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原 ,  许俊豪

IPC: H01L21/762 ,  H01L21/3105

CPC classification number: H01L21/76224 ,  H01L21/76232

Abstract: 本发明提供一种形成浅沟槽隔离的方法，尤其是一种圆化浅沟槽隔离边角的方法。在一优选实施例中，包括以一介电材料填入沟槽，并凹蚀介电材料以露出邻近衬底表面的部分沟槽侧壁，其中该凹蚀也去除该衬底上的介电材料，以实质露出该衬底表面。接着在一氢气气氛下对衬底进行回火，借由硅迁移圆化浅沟槽隔离的边角。本发明沟槽边角的圆化效果大于公知方法，因此特别适合用在减少45nm以下的元件漏电流。

公开(公告)号：CN101752303A

公开(公告)日：2010-06-23

申请号：CN200910136625.X

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖志育 ,  吴政达 ,  陈能国 ,  蔡正原

IPC: H01L21/82 ,  H01L21/027 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0337

Abstract: 本发明公开了一种在小间距器件制造中减少分层的方法。一种形成集成电路结构的方法，包括：提供衬底；在所述衬底上形成第一硬掩膜层；在所述第一硬掩膜层上形成第二硬掩膜层；构图所述第二硬掩膜层以形成硬掩膜；以及，在构图第二硬掩膜层之后，烘焙所述衬底、所述第一硬掩膜层和所述硬掩膜。在所述烘焙步骤之后，形成间隔层，它包括在所述硬掩膜顶部上的第一部分，和在所述硬掩膜的相对的侧壁上的第二部分和第三部分。所述方法还包括移除所述间隔层的所述第一部分；移除所述硬掩膜；以及使用所述间隔层的所述第二部分和所述第三部分作为掩膜来构图所述第一硬掩膜层。

公开(公告)号：CN101635270A

公开(公告)日：2010-01-27

申请号：CN200910000401.6

申请日：2009-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/31 ,  H01L21/316 ,  H01L21/3105

CPC classification number: H01L21/76224 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02282 ,  H01L21/02337 ,  H01L21/3105 ,  H01L21/3125 ,  H01L21/316

Abstract: 本发明涉及一种集成电路结构的制造方法，至少包括：提供一半导体基材，此半导体基材至少包括一上表面；形成一开口从上表面延伸到半导体基材中；利用旋转涂布方式填充一前驱物至开口中；对前驱物进行一蒸汽固化，以形成一介电材料；在蒸汽固化后，对介电材料进行一化学机械研磨；以及在化学机械研磨后，对介电材料进行一蒸汽退火。

公开(公告)号：CN104008994B

公开(公告)日：2020-06-09

申请号：CN201410186381.7

申请日：2010-01-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  曾国华 ,  蔡正原

IPC: H01L21/762 ,  H01L21/311 ,  H01L21/336

Abstract: 本发明涉及一种具有鳍状体的半导体装置的制造方法，首先于基板上形成一图案化屏蔽，然后于基板内形成凹槽，并于凹槽中填入介电材料，之后将图案化屏蔽移除，并以一种或多种蚀刻工艺来内凹介电材料，其中前述蚀刻工艺的至少其中之一是用以移除沿着凹槽边墙所形成的围栏或防止前述围栏的形成。前述蚀刻工艺可为例如采用NH3与NF3的等离子蚀刻工艺、采用富高分子气体的蚀刻工艺或氢气蚀刻工艺。

公开(公告)号：CN103579340A

公开(公告)日：2014-02-12

申请号：CN201210468202.X

申请日：2012-11-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  万幸仁 ,  林奕安 ,  张骏伟 ,  孙诗平

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/28123 ,  H01L21/31053 ,  H01L21/3212 ,  H01L21/32134 ,  H01L21/32135 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 本发明涉及一种场效应晶体管的栅电极。场效应晶体管的示例性结构包括衬底；栅电极，位于具有第一顶面和侧壁的衬底的上方；源极/漏极(S/D)区，至少部分设置在栅电极一侧的衬底中；间隔件，位于分布在栅电极和S/D区之间的侧壁上；以及接触蚀刻停止层(CESL)，紧邻间隔件且进一步包括在S/D区上方延伸的部分，其中，该部分的第二顶面与第一顶面基本共面。

公开(公告)号：CN103094089A

公开(公告)日：2013-05-08

申请号：CN201210206726.1

申请日：2012-06-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄俊程 ,  陈能国 ,  万幸仁

IPC: H01L21/28 ,  H01L21/283

CPC classification number: H01L29/66795 ,  H01L29/785

Abstract: 一种鳍式场效应晶体管栅极氧化物。本公开提供了用于制造半导体器件的方法以及这种器件。一种方法包括：提供包括至少两个隔离部件的衬底；在衬底的上方以及至少两个隔离部件之间形成鳍型衬底；在鳍型衬底的上方形成硅衬垫；以及氧化硅衬垫以在鳍型衬底的上方形成氧化硅衬垫。

公开(公告)号：CN101752303B

公开(公告)日：2012-04-25

申请号：CN200910136625.X

申请日：2009-05-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖志育 ,  吴政达 ,  陈能国 ,  蔡正原

IPC: H01L21/82 ,  H01L21/027 ,  H01L21/311 ,  H01L21/306

CPC classification number: H01L21/0337

Abstract: 一种形成集成电路结构的方法，包括：提供衬底；在所述衬底上形成第一硬掩膜层；在所述第一硬掩膜层上形成第二硬掩膜层；构图所述第二硬掩膜层以形成硬掩膜；以及，在构图第二硬掩膜层之后，烘焙所述衬底、所述第一硬掩膜层和所述硬掩膜。在所述烘焙步骤之后，形成间隔层，它包括在所述硬掩膜顶部上的第一部分，和在所述硬掩膜的相对的侧壁上的第二部分和第三部分。所述方法还包括移除所述间隔层的所述第一部分；移除所述硬掩膜；以及使用所述间隔层的所述第二部分和所述第三部分作为掩膜来构图所述第一硬掩膜层。

公开(公告)号：CN101515560B

公开(公告)日：2011-07-20

申请号：CN200810093278.2

申请日：2008-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈能国 ,  张致祥 ,  曾国华 ,  蔡正原

IPC: H01L21/762

CPC classification number: H01L21/76224

Abstract: 本发明是有关于一种形成浅槽隔离区的方法，此方法包括提供一半导体基材，其中半导体基材至少包含一上表面；形成一开口，其中此开口从前述的上表面延伸至半导体基材中；进行一共形沉积步骤，以利用一介电材料填入前述的开口中；对介电材料进行一第一处理步骤，其中第一处理步骤提供一能量足以破坏介电材料的多个键结；以及对介电材料进行一蒸汽退火步骤。

公开(公告)号：CN101510499B

公开(公告)日：2011-03-16

申请号：CN200810135497.2

申请日：2008-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李俊鸿 ,  钟嘉麒 ,  陈欣志 ,  许俊豪 ,  陈能国

IPC: H01L21/00 ,  H01L21/02 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/32139

Abstract: 本发明涉及一种在沟渠中的集成电路结构的蚀刻方法。设置欲蚀刻层于此结构上与沟渠中。沉积碳氟基(CF-based)聚合物于欲蚀刻层上，再沉积氧氯化硅(SiOCl)基聚合物的覆盖层。碳氟基聚合物降低沟渠的宽度至一程度，以使很少或没有氧氯化硅基聚合物沉积在沟渠的底部。进行氧等离子体蚀刻，以蚀刻穿过位在沟渠底部的碳氟基聚合物。此氧等离子体蚀刻对氧氯化硅基聚合物具有很小的作用，因此结构的上表面仍受到聚合物的覆盖。因此，这些上表面在后续蚀刻欲蚀刻层期间仍受到充分的保护。