公开(公告)号：CN111986999B

公开(公告)日：2024-10-29

申请号：CN202010199511.6

申请日：2020-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  褚志彪 ,  李连忠 ,  张文豪 ,  曾建智 ,  温诏凯

IPC: H01L21/34 ,  H01L29/78 ,  H01L29/24

Abstract: 本发明的实施例涉及形成半导体器件的方法，包括在第一衬底上方沉积铜层，对铜层进行退火，在铜层上沉积六方氮化硼(hBN)膜，以及从铜层去除hBN膜。可以将hBN膜转移至第二衬底。

公开(公告)号：CN113314419A

公开(公告)日：2021-08-27

申请号：CN202110086735.0

申请日：2021-01-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  李连忠 ,  陈自强

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113178390A

公开(公告)日：2021-07-27

申请号：CN202110348508.0

申请日：2021-03-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  陈则安 ,  王梓仲 ,  陈敏璋 ,  殷瑀彤 ,  杨孟谦

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 一种制造半导体器件的方法包括在衬底上方形成鳍结构，该鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。在牺牲栅极结构的任一侧上形成间隔件。去除牺牲栅极结构以在间隔件之间形成沟槽。从沟槽去除第一半导体层，而留下悬置于沟槽中的第二半导体层。在沟槽中的间隔件的侧壁上形成自组装单层。分别环绕悬置的第二半导体层形成界面层。在界面层上以比在自组装单层上更快的沉积速率沉积高k介电层。在高k介电层上方形成金属栅极结构。本发明的实施例还涉及半导体器件。

公开(公告)号：CN113053740A

公开(公告)日：2021-06-29

申请号：CN202110194410.4

申请日：2021-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周君易 ,  郑柏贤 ,  陈则安 ,  陈敏璋

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/8234 ,  H01L23/538 ,  H01L29/06 ,  H01L29/423 ,  H01L27/088

Abstract: 一种制造半导体器件的方法包括在晶圆上方形成伪栅极结构。栅极间隔件形成在伪栅极结构的任意一侧上。去除伪栅极结构以在栅极间隔件之间形成栅极沟槽。栅极介电层形成在栅极沟槽中。在该栅极介电层上方形成栅电极。形成栅极介电层包括向晶圆施加第一偏压。在接通第一偏压的情况下，第一前体被馈送到晶圆。第一偏压关闭。在关闭第一偏压之后，第二前体被馈送到晶圆。根据本申请的其他实施例，还提供了半导体器件。

公开(公告)号：CN112687798A

公开(公告)日：2021-04-20

申请号：CN202010053429.2

申请日：2020-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 堤姆斯文森 ,  郑兆钦 ,  麦特西亚斯帕斯拉克 ,  马丁克里斯多福霍兰德 ,  陈则安 ,  李连忠

IPC: H01L51/05 ,  H01L51/30

Abstract: 场效晶体管包括半导体衬底、第一焊盘层、多个碳纳米管及栅极结构。第一焊盘层设置在半导体衬底之上且包含二维材料。多个碳纳米管设置在第一绝缘焊盘层之上。栅极结构设置在半导体衬底之上且与多个碳纳米管垂直堆叠。碳纳米管从栅极结构的一侧延伸到相对的一侧。

公开(公告)号：CN113314419B

公开(公告)日：2024-07-05

申请号：CN202110086735.0

申请日：2021-01-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 洪以则 ,  郑兆钦 ,  陈则安 ,  江宏礼 ,  李连忠 ,  陈自强

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/423

Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN115498021A

公开(公告)日：2022-12-20

申请号：CN202210077484.4

申请日：2022-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 褚志彪 ,  陈则安

IPC: H01L29/10 ,  H01L29/16 ,  H01L29/20 ,  H01L29/78 ,  H01L21/336

Abstract: 一种晶体管包括沟道层、栅极堆叠以及源极/漏极区。沟道层包括石墨烯层以及分散在石墨烯层中的六方氮化硼(hexagonal boron nitride，hBN)片。hBN片的排列方向(orientation)实质上对齐。栅极堆叠位于沟道层上。源极/漏极区位于栅极堆叠旁。

公开(公告)号：CN115498011A

公开(公告)日：2022-12-20

申请号：CN202210055173.8

申请日：2022-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沈新伟 ,  陈则安 ,  李东颖 ,  李连忠

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 一种半导体结构包括半导体衬底、多个堆叠单元、导电结构、多个介电质、第一电极条带、第二电极条带以及多个接触结构。堆叠单元在半导体衬底之上向上堆叠，且包括第一钝化层、第二钝化层及夹置在第一钝化层与第二钝化层之间的沟道层。导电结构设置在半导体衬底上且包绕在堆叠单元周围。介电质环绕堆叠单元且将堆叠单元与导电结构分离。第一电极条带与第二电极条带位于导电结构的两个相对的侧上。接触结构将堆叠单元中的每一者的沟道层连接到第一电极条带及第二电极条带。