公开(公告)号：CN111986999B

公开(公告)日：2024-10-29

申请号：CN202010199511.6

申请日：2020-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  褚志彪 ,  李连忠 ,  张文豪 ,  曾建智 ,  温诏凯

IPC: H01L21/34 ,  H01L29/78 ,  H01L29/24

Abstract: 本发明的实施例涉及形成半导体器件的方法，包括在第一衬底上方沉积铜层，对铜层进行退火，在铜层上沉积六方氮化硼(hBN)膜，以及从铜层去除hBN膜。可以将hBN膜转移至第二衬底。

公开(公告)号：CN111986999A

公开(公告)日：2020-11-24

申请号：CN202010199511.6

申请日：2020-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  褚志彪 ,  李连忠 ,  张文豪 ,  曾建智 ,  温诏凯

IPC: H01L21/34 ,  H01L29/78 ,  H01L29/24

Abstract: 本发明的实施例涉及形成半导体器件的方法，包括在第一衬底上方沉积铜层，对铜层进行退火，在铜层上沉积六方氮化硼(hBN)膜，以及从铜层去除hBN膜。可以将hBN膜转移至第二衬底。

公开(公告)号：CN111834460A

公开(公告)日：2020-10-27

申请号：CN202010294799.5

申请日：2020-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈则安 ,  李连忠 ,  张文豪 ,  曾建智

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/092

Abstract: 一种半导体元件，包含基板、通道层、绝缘层、源极/漏极触点、栅极介电层，及栅电极。通道层位于基板上方且包含二维(two dimensional；2D)材料。绝缘层在通道层上。源极/漏极触点位于通道层上方。栅极介电层位于绝缘层及通道层上方。栅电极位于栅极介电层上方且在源极/漏极触点之间。