-
公开(公告)号：CN110942980A
公开(公告)日：2020-03-31
申请号：CN201910909281.5
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成二维材料层的方法、场效晶体管及其制造方法。在形成二维材料层的方法中，形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。
-
公开(公告)号：CN1530744A
公开(公告)日：2004-09-22
申请号：CN03119435.4
申请日：2003-03-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明涉及一种防止产生光阻残渣的方法。至少包括：提供一基底，在基底上形成有一介电层；接着，在介电层上形成一无氮类抗反射层；最后，在无氮类抗反射层上形成一光阻图案层，确保期间无氮类抗反射层不与光阻图案层交互作用因此不会形成光阻残渣(scum)，从而防止了光阻残渣造成后续蚀刻轮廓(profile)不佳及图形临界尺寸(critical dimension，CD)改变等问题。其中，无氮类抗反射层为富含硅的氧化硅(SiOx)或含碳氢的富含硅之氧化硅(SiOxCy∶H)。
-
公开(公告)号：CN113314419B
公开(公告)日：2024-07-05
申请号：CN202110086735.0
申请日：2021-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/78 , H01L29/423
Abstract: 在实施例中，一种器件包括：介电鳍，位于衬底上；低维层，位于介电鳍上，该低维层包括源极/漏极区域和沟道区域；源极/漏极接触件，位于源极/漏极区域上；以及栅极结构，位于邻近源极/漏极接触件的沟道区域上，该栅极结构在栅极结构的顶部处具有第一宽度，在栅极结构的中间处具有第二宽度，并且在栅极结构的底部处具有第三宽度，第二宽度小于第一宽度和第三宽度中的每个。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN114078952B
公开(公告)日：2024-05-03
申请号：CN202111014848.6
申请日：2021-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 公开了方法包括在衬底上方形成第一牺牲层，以及在第一牺牲层上方形成夹层结构。该夹层结构包括第一隔离层、位于第一隔离层上方的二维材料以及位于二维材料上方的第二隔离层。该方法还包括：在夹层结构上方形成第二牺牲层；在二维材料的相对端上形成第一源极/漏极区和第二源极/漏极区，并且第一源极/漏极区和第二源极/漏极区接触二维材料的侧壁；去除第一牺牲层和第二牺牲层以生成间隔；以及形成填充间隔的栅极堆叠件。本发明的实施例涉及一种半导体器件及另一种半导体器件。
-
公开(公告)号：CN115498011A
公开(公告)日：2022-12-20
申请号：CN202210055173.8
申请日：2022-01-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种半导体结构包括半导体衬底、多个堆叠单元、导电结构、多个介电质、第一电极条带、第二电极条带以及多个接触结构。堆叠单元在半导体衬底之上向上堆叠，且包括第一钝化层、第二钝化层及夹置在第一钝化层与第二钝化层之间的沟道层。导电结构设置在半导体衬底上且包绕在堆叠单元周围。介电质环绕堆叠单元且将堆叠单元与导电结构分离。第一电极条带与第二电极条带位于导电结构的两个相对的侧上。接触结构将堆叠单元中的每一者的沟道层连接到第一电极条带及第二电极条带。
-
Patent Agency Ranking
公开(公告)号：CN110942980B
公开(公告)日：2022-08-16
申请号：CN201910909281.5
申请日：2019-09-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成二维材料层的方法、场效晶体管及其制造方法。在形成二维材料层的方法中，形成成核图案于基板之上，且形成过渡金属二硫属化物层，使得过渡金属二硫属化物层从成核图案横向地生长。在一或多个前述及以下实施例中，过渡金属二硫属化物层为单晶。
-
公开(公告)号：CN113130326A
公开(公告)日：2021-07-16
申请号：CN202011263835.8
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/34 , H01L29/08 , H01L29/417 , H01L29/78
Abstract: 制造半导体器件的方法包括将等离子体应用至金属二硫属化物膜的部分。金属二硫属化物膜包括第一金属和选自S、Se、Te和它们的组合组成的组的硫属元素。在应用等离子体之后，在金属二硫属化物膜的部分上方形成包括第二金属的金属层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN112750819A
公开(公告)日：2021-05-04
申请号：CN202011161108.0
申请日：2020-10-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种具有鳍片结构、源极端子及漏极端子、沟道层以及栅极结构的晶体管装置。鳍片结构设置在材料层上。鳍片结构平行地布置且在第一方向上延伸。源极端子及漏极端子设置在鳍片结构及材料层上且覆盖鳍片结构的相对末端。沟道层分别设置在鳍片结构上，且每个沟道层在相同鳍片结构上的源极端子与漏极端子之间延伸。栅极结构设置在沟道层上且跨越鳍片结构。栅极结构在垂直于第一方向的第二方向上延伸。沟道层的材料包含过渡金属及硫族化物，源极端子及漏极端子包含金属材料，以及沟道层与源极端子及漏极端子共价键合。
-
公开(公告)号：CN112447908A
公开(公告)日：2021-03-05
申请号：CN202010887089.3
申请日：2020-08-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成半导体器件的方法包括：在隔离层上方形成第一低维层；在第一低维层上方形成第一绝缘体；在第一绝缘体上方形成第二低维层；在第二低维层上方形成第二绝缘体；并且将第一低维层、第一绝缘体、第二低维层、以及第二绝缘体图案化成凸出的鳍。第一低维层、第一绝缘体、第二低维层、以及第二绝缘体的剩余部分分别形成第一低维带、第一绝缘体带、第二低维带、以及第二绝缘体带。然后基于凸出的鳍形成晶体管。本申请另一方面提供了一种半导体器件。
-
公开(公告)号：CN113130326B
公开(公告)日：2025-01-10
申请号：CN202011263835.8
申请日：2020-11-12
Applicant: 台湾积体电路制造股份有限公司
Abstract: 制造半导体器件的方法包括将等离子体应用至金属二硫属化物膜的部分。金属二硫属化物膜包括第一金属和选自S、Se、Te和它们的组合组成的组的硫属元素。在应用等离子体之后，在金属二硫属化物膜的部分上方形成包括第二金属的金属层。本发明的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.033 seconds)
