-
公开(公告)号：CN116504634A
公开(公告)日：2023-07-28
申请号：CN202310081531.7
申请日：2023-02-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423 , H01L21/28
Abstract: 一种半导体装置及其形成方法，形成半导体装置的方法包含形成源极/漏极区在基材上；形成第一层间介电质在源极/漏极区上；形成栅极结构在基材上，且侧向地相邻于源极/漏极区；以及形成栅极遮罩在栅极结构上，且形成栅极遮罩包含：蚀刻部分栅极结构，以形成相对于第一层间介电质的顶表面的凹陷；沉积第一介电层在凹陷的栅极结构上与第一层间介电质上；蚀刻部分的第一介电层；沉积半导体层在凹陷的第一介电层上；且平坦化半导体层，以共平面第一层间介电质。在另一实例，方法还包含形成栅极间隙壁在基材上，蚀刻部分栅极结构还包含蚀刻部分的栅极间隙壁。
-
公开(公告)号：CN116364650A
公开(公告)日：2023-06-30
申请号：CN202310107600.7
申请日：2023-02-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 提供一种形成导电部件的改善方法及由所述方法形成的半导体装置。提供用于形成具有不同表面轮廓的凸块下冶金(UBM)结构的方法及由所述方法形成的半导体装置。一种方法包括：在集成电路装置上方形成第一介电层；在第一介电层之中形成第一导电部件；在第一导电部件上方选择性地沉积聚合物层；相邻聚合物层在第一介电层上方选择性地沉积蚀刻停止层；去除聚合物层以形成第一开口；以及在第一开口之中形成第二导电部件，第二导电部件电性耦合至第一导电部件。
-
公开(公告)号：CN115763373A
公开(公告)日：2023-03-07
申请号：CN202210669320.0
申请日：2022-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本发明的实施例提供了晶体管结构及其形成方法。该晶体管结构包括位于半导体区上方的栅极堆叠件、位于栅极堆叠件一侧的源极/漏极区、位于源极/漏极区的部分上方的接触蚀刻停止层、位于接触蚀刻停止层上方的层间电介质、位于源极/漏极区上方的硅化物区、位于硅化物区上方并且接触硅化物区的源极/漏极接触插塞、以及环绕源极/漏极接触插塞的隔离层。在源极/漏极接触插塞的俯视图中，源极/漏极接触插塞是细长的，隔离层包括位于所述第一源极/漏极接触插塞的端处的端部和位于所述第一源极/漏极接触插塞的相对端之间的中间部分。端部的端部厚度大于中间部分的中间部分厚度。
-
公开(公告)号：CN115000001A
公开(公告)日：2022-09-02
申请号：CN202210342964.9
申请日：2022-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 本公开提出一种半导体结构。位于金属界面(例如，位于MEOL内连线与栅极接触件或源极或漏极区接触件之间、位于MEOL接触插塞与BEOL金属化层之间及/或位于BEOL导电结构之间)的碳(例如，石墨或石墨烯)的膜层用于降低位于金属界面的接触电阻，其提高了电气装置的电气性能。此外，在一些实施方式中，上述碳的膜层可以在第二金属沉积于第一金属上时帮助防止从第二金属到第一金属的热传递。这导致了第二金属的更对称的沉积，其降低了在金属界面的表面粗糙度及接触电阻。作为替代，在一些实施方式中，在第二金属的沉积之前蚀刻碳的膜层以降低位于金属界面的接触电阻。
-
公开(公告)号：CN113053740A
公开(公告)日：2021-06-29
申请号：CN202110194410.4
申请日：2021-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/768 , H01L21/8234 , H01L23/538 , H01L29/06 , H01L29/423 , H01L27/088
Abstract: 一种制造半导体器件的方法包括在晶圆上方形成伪栅极结构。栅极间隔件形成在伪栅极结构的任意一侧上。去除伪栅极结构以在栅极间隔件之间形成栅极沟槽。栅极介电层形成在栅极沟槽中。在该栅极介电层上方形成栅电极。形成栅极介电层包括向晶圆施加第一偏压。在接通第一偏压的情况下，第一前体被馈送到晶圆。第一偏压关闭。在关闭第一偏压之后，第二前体被馈送到晶圆。根据本申请的其他实施例，还提供了半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN110854199A
公开(公告)日：2020-02-28
申请号：CN201910773330.7
申请日：2019-08-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种铁电MFM结构，包括基板、在基板上方的半导体主体区域、至少部分覆盖半导体主体区域的栅极结构、及邻近半导体主体区域的源极/漏极结构。栅极结构包括栅极介电层及在栅极介电层上方的金属-铁电-金属栅极堆叠。金属-铁电-金属栅极堆叠具有第一金属层、第二金属层及夹在第一金属层与第二金属层之间的铁电ZrO2层。
-
公开(公告)号：CN107591332A
公开(公告)日：2018-01-16
申请号：CN201610910128.0
申请日：2016-10-19
Applicant: 台湾积体电路制造股份有限公司 , 陈敏璋
IPC: H01L21/336 , H01L29/10
CPC classification number: H01L29/78696 , H01L21/32051 , H01L29/24 , H01L29/66742 , H01L29/66795 , H01L29/66969 , H01L29/7851 , H01L29/7866 , H01L29/78681
Abstract: 一种制造金属通道元件的方法，包含：形成金属层于基材上，金属层透过原子层沉积技术而形成且具有第一厚度；形成绝缘层于金属层上；形成栅极接触层于绝缘层上；处理已形成的栅极接触层、绝缘层与金属层以移除栅极接触层、绝缘层与金属层不位于源极-漏极区上的部分，金属层位于源极-漏极区上的剩余部分具有第二厚度，第二厚度小于第一厚度；以及形成源极与漏极金属接触于金属层的剩余部分。
-
公开(公告)号：CN113053740B
公开(公告)日：2025-02-07
申请号：CN202110194410.4
申请日：2021-02-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D64/01 , H01L21/768 , H01L23/538 , H10D84/03 , H10D84/83 , H10D62/10 , H10D64/27
Abstract: 一种制造半导体器件的方法包括在晶圆上方形成伪栅极结构。栅极间隔件形成在伪栅极结构的任意一侧上。去除伪栅极结构以在栅极间隔件之间形成栅极沟槽。栅极介电层形成在栅极沟槽中。在该栅极介电层上方形成栅电极。形成栅极介电层包括向晶圆施加第一偏压。在接通第一偏压的情况下，第一前体被馈送到晶圆。第一偏压关闭。在关闭第一偏压之后，第二前体被馈送到晶圆。根据本申请的其他实施例，还提供了半导体器件。
-
公开(公告)号：CN115747772A
公开(公告)日：2023-03-07
申请号：CN202210621046.X
申请日：2022-06-01
Applicant: 台湾积体电路制造股份有限公司
IPC: C23C16/50 , C23C16/455
Abstract: 提供了一种沉积系统和沉积方法。沉积方法包括：将衬底放置在沉积系统的室中的平台上方。将前体材料引入室。在耦合到室的第一电磁(EM)辐射源前面产生第一气幕。由所述室中的前体材料产生等离子体，其中等离子体包括前体材料的解离组分。使等离子体经受来自第一EM辐射源的第一EM辐射。第一EM辐射进一步解离前体材料。在衬底上方沉积层。该层包括前体材料的解离组分的反应产物。
-
公开(公告)号：CN113106420B
公开(公告)日：2024-05-14
申请号：CN202110096473.6
申请日：2021-01-25
Applicant: 台湾积体电路制造股份有限公司
IPC: C23C16/455 , C23C16/40 , H01L21/8238
Abstract: 在一实施例中，半导体装置的制造方法包括：通过使第一前驱物流动，以沿沉积制程腔室的内侧壁形成介电涂料，来准备沉积制程腔室，且使第二前驱物流动，以在介电涂料上方形成疏水层。此外，执行一或多个沉积循环。接着，使第二前驱物流动以修复疏水层。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.032 seconds)
