公开(公告)号：CN113053740B

公开(公告)日：2025-02-07

申请号：CN202110194410.4

申请日：2021-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周君易 ,  郑柏贤 ,  陈则安 ,  陈敏璋

IPC: H10D64/01 ,  H01L21/768 ,  H01L23/538 ,  H10D84/03 ,  H10D84/83 ,  H10D62/10 ,  H10D64/27

Abstract: 一种制造半导体器件的方法包括在晶圆上方形成伪栅极结构。栅极间隔件形成在伪栅极结构的任意一侧上。去除伪栅极结构以在栅极间隔件之间形成栅极沟槽。栅极介电层形成在栅极沟槽中。在该栅极介电层上方形成栅电极。形成栅极介电层包括向晶圆施加第一偏压。在接通第一偏压的情况下，第一前体被馈送到晶圆。第一偏压关闭。在关闭第一偏压之后，第二前体被馈送到晶圆。根据本申请的其他实施例，还提供了半导体器件。

公开(公告)号：CN119153516A

公开(公告)日：2024-12-17

申请号：CN202411172223.6

申请日：2024-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周君易 ,  陈冠霖 ,  朱熙甯 ,  江国诚 ,  王志豪

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 一种半导体器件包括晶体管。晶体管包括：多个堆叠的沟道；源极/漏极区，连接至堆叠的沟道；以及栅极金属，围绕在堆叠的沟道周围。晶体管包括多个内部间隔件，每个内部间隔件横向地定位在栅极金属和源极/漏极区之间，并且包括栅极金属和漏极/源极区之间的间隙和内部间隔件衬垫层。本申请的实施例还公开了形成半导体器件的方法。

公开(公告)号：CN113053740A

公开(公告)日：2021-06-29

申请号：CN202110194410.4

申请日：2021-02-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周君易 ,  郑柏贤 ,  陈则安 ,  陈敏璋

IPC: H01L21/28 ,  H01L21/768 ,  H01L21/8234 ,  H01L23/538 ,  H01L29/06 ,  H01L29/423 ,  H01L27/088

Abstract: 一种制造半导体器件的方法包括在晶圆上方形成伪栅极结构。栅极间隔件形成在伪栅极结构的任意一侧上。去除伪栅极结构以在栅极间隔件之间形成栅极沟槽。栅极介电层形成在栅极沟槽中。在该栅极介电层上方形成栅电极。形成栅极介电层包括向晶圆施加第一偏压。在接通第一偏压的情况下，第一前体被馈送到晶圆。第一偏压关闭。在关闭第一偏压之后，第二前体被馈送到晶圆。根据本申请的其他实施例，还提供了半导体器件。